電性影響因素

1.6.1 晶界能障與晶界載子補陷(carrier traps at grain boundary)

在基本的載子捕陷的模式中假設晶界本身是非常窄的（與晶粒相比）他們唯一的效 應是去改變有效的摻雜物原子及在晶粒中的自由載子數目。晶界本身即當作摻雜物偏析 及載子捕陷的位置，因此晶界的存在會影響載子移動進而影響元件的特性。如圖 1-9 所 示，當電荷被晶界所捕陷時，為了去補償被晶界所捕陷的電荷，所以在晶界周圍形成一 個空乏區域，根據 Poisson’s equation，在空乏區的電荷造成能帶彎曲，而且會形成能障 而阻礙剩下的主要載子在晶粒間移動[20]。能障高度（ＶB）能用摻雜濃度 N 及空乏區 寬度 x_d以 Poission’s equation 表示:

ε qN dx

V

d²₂ = (1-3)

q:一個電子的電荷大小 ε:矽的介電常數

只考慮一維的空間，解方程式得到 V_B

2

2 ^d

B qN x

V ⁼ ε (1-4) 由 VB的解可以了解能障大小和置換型雜質濃度、捕陷密度及能量有很大的關係。

圖 1-9 (a) 晶粒與晶界示意圖 (b)為了去補償被晶界所捕陷的電荷在晶粒周圍的晶界 處形成空乏區域 (c)電荷空乏區造成能帶彎曲，而且形成能障[21]

由於電子的傳導行為由載子的數目多寡所決定，要決定自由載子在多晶矽中的數目，

必須先考慮置換型的雜質濃度，雜質原子會偏析在晶界中造成損失，而且在電性上不發 生作用；但即使將此損失考慮進去，多晶矽的電導度仍然比具有相同摻雜濃度的單晶矽 低，因為單晶矽中自由載子直接由在晶粒中的置換型摻雜原子所貢獻至價帶及導電帶，

而多晶矽因為有晶界的關係，大部分的自由載子會被捕陷(trap)在低能量的晶界位置，因 而無法貢獻到傳導帶[22], [23]，示意圖如圖 1-10 所示。

圖 1-10 很多在晶粒中的置換型摻雜原子所貢獻的自由載子很快速的就被固定在晶界 處的捕陷位置 Nt每單位面積的能量不超過能隙（Bandgap）[24]

1.6.2 晶界與晶粒缺陷

在晶界處的懸鍵（dangling bonds）及晶粒中的缺陷兩者都會引出一個在多晶矽中的 允許的態位（allowed state），如圖 1-11 所示。其中和懸鍵有關的深態位(deep state) 擁 有大約禁止能隙（forbidden energy gap）一半的能量[22]，此深態位對載子傳輸的最大影 響就是允許載子產生(generation)與再結合(recombination)。除了在中間能隙(mid-gap)附 近的態位是由斷鍵（broken bonds）造成之外，應變鍵（strained bonds）也會產生的一個 高密度的在能帶邊的淺拖曳態位（shallow tail state）。這些態位都會捕捉載子而造成載 子傳導率下降。

圖 1-11 捕陷(Traps)主要集中在晶界處，然而在晶粒中的缺陷也有建立起一些態位。淺拖 曳態位(Shallow tail state)與應變鍵(Strained bonds)有關，而在中間能隙的深態位(Deep state)是由斷鍵(Broken bonds)造成的 [25]

1.6.3 過渡金屬雜質

在晶圓製程階段，由於成長環境的雜質污染及熱應力造成之缺陷均留於晶圓當中，

且無可避免的會引入第三類過渡金屬原子(鉬、鐵、銅、鎳等)，這些金屬原子在矽中均 屬於快速擴散源，其高擴散性會更進一步的減損元件特性，同時後續之加工所造成之缺 陷亦存於其中，在 IC 製造過程中，這些缺陷均會影響元件之良率及電性品質。這些金 屬雜質會在 MOS 結構的 Gate Oxide 中成為矽化物析出，導致電性崩潰，且在半導體中 產生的能隙深層能階(deep levels in the band gap)會強烈的影響少數載子(minority carrier) 的壽命。而對於以鎳金屬誘發側向結晶方式製作的薄膜電晶體，同樣的鎳金屬以及其矽 化物所造成的能隙深層能階亦會影響電晶體的導通特性。