Chapter 3 具有高穩定度與高精確度之低壓降線性穩壓器
3.4 實驗結果
3.4.2 量測結果
圖3.29 穩壓器的輸出電壓與負載電流之關係
圖3.30 穩壓器的輸出電壓與輸入電壓之關係
圖3.31 穩壓器晶片外部沒有接負載電容時，電源電壓 1.8 V 與 2.8 V 脈衝切換 (IL = 1 mA)，量測輸出電壓的線上暫態響應。
圖3.32 穩壓器晶片外部有接負載電容(Cout = 1μF)時，電源電壓 1.8 V 與 4.3 V 脈 衝切換 (IL = 1 mA)，量測輸出電壓的線上暫態響應。
圖3.33 穩壓器晶片外部有接負載電容(Cout = 10μF)時，電源電壓 1.8 V 與 4.3 V 脈衝切換 (IL = 1 mA)，量測輸出電壓的線上暫態響應。
圖3.34 穩壓器晶片外部沒有接負載電容時，負載電流脈衝從 10 mA 上升到 100 mA，量測輸出電壓的負載暫態響應。
圖3.35 穩壓器晶片外部有接負載電容(Cout = 1μF)時，負載電流 0 mA 與 100 mA 脈衝切換，量測輸出電壓的負載暫態響應。
圖3.36 穩壓器晶片外部有接負載電容(Cout = 10μF)時，負載電流 0 mA 與 100 mA 脈衝切換，量測輸出電壓的負載暫態響應。
圖3.37 穩壓器晶片外部沒有接負載電容時，量測拒斥雜訊的能力。
圖3.38 穩壓器晶片外部有接負載電容(Cout = 1μF)時，量測拒斥雜訊的能力。
圖3.39 低壓降線性穩壓器之等效輸出雜訊。
表3.2 穩壓器晶片(I)量測結果一覽
Technology TSMC 2P4M 0.35-µm CMOS Supply voltage
Capacitor free / With capacitor 1 µF or 10 µF(ESR ≧ 0.01Ω )
170 mV@ IL=50 mA
0.023 mV / mA 1.1 mV / V
Output voltage 1.5 V
Chapter 4
圖4.2 新的穩壓器詳細電路圖
我們設計第一級放大器為摺疊疊接架構，可以有較大的輸入共模範圍，設 計此級有較大的輸出阻抗，直流增益在此級設計約為 60 dB。Enhanced active feedback(EAF) block 由 gmk1、gmk2、Ck1、Rk1所組成，此EAF block 可以將補償
的迴路增益可以有較大的值以保持較精確的輸出電壓(有較佳的負載穩壓和線上
A. 當穩壓器輸出端沒有接負載電容時
B. 當穩壓器輸出端有接負載電容時
4.2 模擬結果
a) 不同負載電流情況下的相位安全邊限與低頻迴路增益：
表4.1 不同負載電流情況下的相位安全邊限與低頻迴路增益
b) 輸出電壓差
圖4.6 滿足穩壓條件下之最小電壓差，worst case 是在 IL(max.)=100 mA 時，
dropout voltage 等於 220 mV.
圖4.6 在不同的 Process corners 下，輸出電壓與輸入電壓的關係。
SS 80°
TT 25 FF 0°
c) 輸入電壓操作範圍：
圖4.7 輸出電壓與輸入電壓之關係圖(@ IL = 0 mA)
圖4.8 輸出電壓與輸入電壓之關係圖(@IL = 100 mA)
d) 最大承載電流範圍：
圖4.9 穩壓器輸出電壓與負載電流之關係圖
圖4.10 穩壓器輸出電壓與負載電流之關係圖(刻度放大)
e) 負載暫態響應：
圖 4.11 穩壓器晶片外部沒有接負載電容時，負載電流脈衝從 1 mA 上升到 100 mA，測試輸出電壓的暫態響應。
圖4.12 穩壓器晶片外部有接負載電容(Cout = 10μF ; RESR = 1Ω)時，負載電流脈衝 從1 mA 上升到 100 mA，測試輸出電壓的暫態響應。
圖4.13 穩壓器輸出端有寄生電容(Cout = 100 pF)時，負載電流脈衝從 1 mA 上升 到100 mA，測試輸出電壓的暫態響應。
f) 線上暫態響應：
圖 4.14 穩壓器晶片外部沒有接負載電容時，電源電壓脈衝從 1.8 V 上升到 2.8 V，測試輸出電壓的暫態響應。
圖4.15 穩壓器晶片外部有接負載電容(Cout = 10μF ; RESR = 1Ω)時，電源電壓脈衝 從1.8 V 上升到 2.8 V，測試輸出電壓的暫態響應。
g) 供應電壓起始狀態：
圖4.16 導通安定時間 ≈ 2 μs (Cout = 0 ; IL = 1 mA)
圖4.17 導通安定時間 ≈ 60 μs (Cout = 10 μF ; IL = 1 mA)
圖4.18 導通安定時間 ≈ 2 μs (Cout = 100 pF ; IL = 1 mA)
h) 頻率響應：
圖4.19 穩壓器晶片外部沒有接負載電容時，在不同負載電流下的 open-loop AC response。
圖4.20 穩壓器晶片外部有接負載電容(Cout = 10μF ; RESR = 1Ω)時，在不同負載電 流下的open-loop AC response。
圖 4.21 穩壓器輸出端有寄生電容(Cout = 100 pF)時，在不同負載電流下的 open-loop AC response。
i) 電源拒斥比：
圖4.22 穩壓器晶片外部沒有接負載電容時的電源拒斥比 ILOAD=0
ILOAD=100mA
j) 預計規格列表
表4.2 穩壓器(II)模擬後的評估結果
4.3 晶片佈局圖與電路板
圖4.23 LDO Regulator 晶片微型照相圖
圖4.24 LDO Regulator 量測電路板
4.4 實驗結果
4.4.1 測試考量
除了上述3.4.1 節的測試考量外，我們這次選擇使用專業的印刷電路板來做 為晶片量測的基板。使用 PowerPCB 電路板佈局軟體來規劃零件擺置與電路走 線，選擇雙層板FR-4 板材、1oz 銅箔噴錫面、綠色防焊層、板厚 1.6 mm，電路 板尺寸大小為88 mm × 55 mm。佈局時，設計在穩壓器的電源輸入端與輸出端 具有較寬的銅箔導線，以減少寄生電阻，並且可以容納非常大的負載電流流 過。接地面銅箔儘量佈局較大區域面積，用來均勻分散高頻雜訊。如圖 4.24 所 示。
圖4.25 印刷電路板佈局圖
4.4.2 量測結果
圖4.26 穩壓器的輸出電壓與負載電流之關係
圖4.27 穩壓器的輸出電壓與輸入電壓之關係
圖4.28 穩壓器晶片外部沒有接負載電容時，電源電壓 1.8 V 與 3.8 V 脈衝切換，
量測輸出電壓的線上暫態響應。
圖4.29 穩壓器晶片外部有接負載電容(Cout = 1μF)時，電源電壓 1.8 V 與 3.8 V 脈 衝切換，量測輸出電壓的線上暫態響應。
圖4.30 穩壓器晶片外部有接負載電容(Cout = 10μF)時，電源電壓 1.8 V 與 3.8 V 脈衝切換，量測輸出電壓的線上暫態響應。
圖 4.31 穩壓器晶片外部沒有接負載電容時，負載電流脈衝從 0 mA 上升到 100 mA，量測輸出電壓的暫態響應。
圖4.32 穩壓器晶片外部有接負載電容(Cout = 1μF)時，負載電流脈衝從 0 mA 上 升到100 mA，量測輸出電壓的暫態響應。
圖4.33 穩壓器晶片外部有接負載電容(Cout = 10μF)時，負載電流脈衝從 0 mA 上 升到100 mA，量測輸出電壓的暫態響應。
圖 4.34 穩壓器晶片外部沒有接負載電容時，負載電流脈衝從 100 mA 下降到 0 mA，量測輸出電壓的暫態響應。
圖 4.35 穩壓器晶片外部有接負載電容(Cout = 1μF)時，負載電流脈衝從 100 mA 下降到0 mA，量測輸出電壓的暫態響應。
圖4.36 穩壓器晶片外部有接負載電容(Cout = 10μF)時，負載電流脈衝從 100 mA 下降到0 mA，量測輸出電壓的暫態響應。
圖4.37 穩壓器晶片外部沒有接負載電容時，當輸入電壓含有 100 kHz、200 mV 峰對峰值的漣波雜訊，量測拒斥雜訊的能力。
圖 4.38 穩壓器晶片外部沒有接負載電容時，當輸入電壓含有 1 MHz、200 mV 峰對峰值的漣波雜訊，量測拒斥雜訊的能力。
圖4.39 穩壓器的電源拒斥比
圖4.40 穩壓器之等效輸出雜訊
表4.3 穩壓器晶片(II)量測結果一覽
Chapter 5
能帶差參考電壓源(Bandgap Voltage Reference，簡稱 BGR 或 BVR)是一個精 確的電壓參考電路。它是在某個溫度下，利用一個負溫度係數電壓與另一個正
C S 度成正比(Proportional To Absolute Temperature, PTAT)[16]。如圖 5.1 所示，假如 兩個相同的電晶體分別偏壓於nIC和IC並忽略基極電流則
A
A CMOS Bandgap Reference Circuit with Sub-1-V Operation Proposed by Banba et al. [17].
圖 5.3 是 Banba [17]所提出的電路。電壓參考源藉由兩個電流 I1和 I2所形
M1 M2
A Sub-1-V 15-ppm/℃ CMOS Bandgap Voltage Reference without Requiring Low Threshold Voltage Device by Leung et al. [18].
如圖 5.4(a)所示，以 NMOS 當輸入級的運算放大器之最小輸入共模電壓必
圖5.4(a) 以 NMOS 當輸入級 (b) 以 PMOS 當輸入級
檢視圖5.5，節點 N1和 N2的電位為(R2B2/(R2B1+R2B2))×VEB2。因此最小供應電壓
A CMOS Voltage Reference Based on Weighted △VGS for CMOS Low-Dropout Linear Regulators et al. [20].
此小節介紹另一種新的架構，電路全部都是使用MOS 電晶體去實現之參考 電壓源，不需使用Bipolar 電晶體或寄生 Bipolar 電晶體。Leung. [20] 提出利用 NMOS、PMOS 的閘源極電壓在不同權重下，達成溫度係數互相抵消，實現參
度係數已經非常接近能帶隙參考電壓源。另外，電源的相依性很低，因為當 IB CMOS 製程中的寄生 Bipolar 電晶體特性不像 BiCMOS 製程中的 Bipolar 電晶體 好，而且寄生的Bipolar 電晶體會佔去較多晶片面積，所以出發點是希望設計無
Vref turn-on 致使 current mirror circuit 有電流流過，所以不會停留在靜態平衡點。然 後mirror current 透過 MS2 對 Cs 充電，於是 MS3 會 turn-off 不會影響電路的正 常運作。由於有Cs 的關係所以不會持續有靜態電流，可節省功率消耗。
Compensated current mirror 由 MP1、MP2、MP3、MN1、MN2、R1、MN5 所組成，compensated voltage generator 由 MP7、RF1、MN7 所組成。所有 MOSFET 均設計操作在飽和區，從電路圖可計算供應電壓 worst cast 的路徑
VDD(min)=VDS(sat)+IR+VGS，本設計最低可達到1V 左右的供應電壓。另外，電源
(
1 1)
2 '1 1 '1 1 ' 1 ' 1其中，S=W/L ... Transistor aspect ratio ; δ...current ratio ; K=μCox
1.27 /
5.6 模擬結果
a). 佈局前，模擬輸出參考電壓與溫度之關係：
圖5.9 佈局前，以 TT corner 模擬參考電壓與溫度的關係。
圖5.10 佈局前，以 FF corner 模擬參考電壓與溫度的關係。
圖5.11 佈局前，以 SS corner 模擬參考電壓與溫度的關係。
b). 佈局後，模擬輸出參考電壓與溫度之關係：
圖5.12 佈局後，以 TT corner 模擬參考電壓與溫度的關係。
圖5.13 佈局後，以 FF corner 模擬參考電壓與溫度的關係。
圖5.14 佈局後，以 SS corner 模擬參考電壓與溫度的關係。
c). 佈局前，模擬輸出參考電壓與供應電壓之關係：
圖5.15 佈局前，模擬輸出參考電壓與供應電壓之關係。
d). 佈局後，模擬輸出參考電壓與供應電壓之關係：
圖5.16 佈局後，模擬輸出參考電壓與供應電壓之關係。
e). 佈局前，模擬參考電壓源的電源拒斥比：
圖5.17 佈局前，模擬參考電壓源的電源拒斥比。
e). 佈局後，模擬參考電壓源的電源拒斥比：
圖5.18 佈局後，模擬參考電壓源的電源拒斥比。
g). 佈局前，模擬參考電壓的線上穩壓：
圖5.19 佈局前，模擬參考電壓的線上穩壓(Line regulation = ±0.057%/V)。
h). 佈局後，模擬參考電壓的線上穩壓：
圖5.20 佈局後，模擬參考電壓的線上穩壓(Line regulation = ±0.055%/V)。
i).預計規格列表
表5.1 CMOS 參考電壓源模擬之後評估的結果
5.7 晶片佈局圖與電路板
圖5.21 CMOS 參考電壓源晶片微型照相圖
圖5.22 測量 CMOS 參考電壓源之電路板
5.8 實驗結果
5.8.1 測試考量
a).利用恆溫槽量進行測溫度係數，如圖 5.23 所示。
b).使用網路分析儀量測電源拒斥比(PSRR)。
c).量測線上穩壓與暫態響應-
使用訊號產生器產生脈衝訊號經過功率電晶體，供應電壓脈衝訊號進入待測物 (DUT)輸入端，再用示波器量測輸出端 Vref 的電壓變化，如圖 5.24 所示。
d). 雜訊分析-
使用頻譜分析儀直接測量輸出電壓的雜訊頻譜。或者，利用訊號產生器去模擬 含有漣波雜訊(10KHz、100KHz、1MHz)的供應電壓，再測量參考電壓源電路的 輸出電壓，紀錄輸出的雜訊峰對峰值大小。
e). 使用精確的 Multimeter 去量測參考電壓源電路的靜態消耗電流。
圖5.23 實驗架設測量溫度係數
圖5.24 實驗架設測量線上穩壓
5.8.2 量測結果
表5.2 Trimming 前的參考電壓
圖5.25 參考電壓與供應電壓之關係(trimming 前)
圖5.26(a) Vref ≈ 800 mV (b) Vref ≈ 700 mV 圖5.26 參考電壓與供應電壓之關係(trimming 後)
表5.3 參考電壓源的靜態電流
圖5.27 參考電壓的起始時間
圖5.28 參考電壓源之等效輸出雜訊
圖5.29 參考電壓源的電源拒斥比
圖5.30 溫度係數
Chapter 6
最後，表6.1是將穩壓器(一)和穩壓器(二)的規格特性與其他paper作比較。
表6.2是將參考電壓源的規格特性與其他paper作比較。本論文所提及之晶片，全
表6.2是將參考電壓源的規格特性與其他paper作比較。本論文所提及之晶片，全