電容式加速規的發展

1. MEMS 電容式加速規：

最早製作電容式加速規是使用了 MEMS 的技術，其依製作的方式又可分成 體型微加工(Bulk Micromaching)或面型微加工(Surface Micromaching)兩種，製作 完感測結構後，再配合外加的電路作連接以完成製作，分別以下面兩例為代表；

1990 年 Rudolf 提出的單軸差動對電容加速規[5]，由於追求較高的靈敏度(2fF/G)，

其使用體型微加工的方式來蝕刻矽以製作出較大的感測質量塊如圖 5(a)，並使 用 Pyrex Glass 此種與矽之熱膨脹係數較為接近的材質做為上下電極，利用陽極 接合後完成上下帄行電極板的製作。體型微加工配合陽極接合有成本過高的缺點，

有鑒於此，Crist 在 1995 年嘗試使用面型微加工的方式製作出雙軸的電容式加速 規如圖 5(b)[6]，由於電容感測面積較小，且雙軸懸吊系統設計不易，靈敏度(約

1fF/G)無法提升至體型微加工的等級；因此，成本與性能的相互矛盾，讓 MEMS 技術所製作的電容加速規遇到了瓶頸，且最大關鍵在於外加電路至微機電結構需 另外的接線，其伴隨著極大的寄生電容，讓 MEMS 技術提高製作成本的同時，

並無法如預期的讓性能也有效的提升。

圖 5(a) 體型微加工電容式加速規 (b)面型微加工電容式加速規

2. CMOS-MEMS 電容式加速規

由於電容感測方式搭配電路是必要的，相較於 MEMS 製作的電容加速規，

CMOS-MEMS 可將原本的電路合併在感測結構附近，此舉拉近了電路與結構體 的距離而大大地減少寄生電容，成本的優勢也因本來就已量產的 CMOS 電路更 加明顯，在量產能力與產品性能可同時提升的情況下，CMOS-MEMS 相對於 MEMS 的優勢是顯而易見的。但也因為結構設計遷就於 CMOS 製程，在各層材 料皆很薄(<1um)的情況下，電容感測面積減少，靈敏度也跟著下降，於是電容式 加速規轉為在 CMOS 製程帄台去做延伸發展，結合了 SOI-MEMS、UV-LIGA、

金屬電鍍(Metal Electroplating)等微機電製程的方式，來解決電容感測面積減少而 靈敏度也跟著下降的問題。以下為一 CMOS 結合 SOI-MEMS 的例子。

利用 SOI(Silicon On Insulator) Wafer 製作好 CMOS 電路，同時製作感測結構，由 於 SOI 本身的特色造成結構深達 45um，大大提升了電容的感測面積，也由於其 性能表現良好，一直到 2006 年仍有許多發展在 CMOS 帄台上的 SOI-MEMS 提 出改進的製程，如圖 6(b)所示，Hudson 也提出 SOI-MEMS 的慣性感測器[8]，

並在 CMOS 帄台上作設計與整合。

圖 6(a) SOI-MEMS Inertial Instrument (b) SOI-MEMS Inertial Array

3. Standard CMOS-MEMS 電容式加速規

前述 CMOS-MEMS 電容式加速規結合其他特殊製程的方式，都是為了要增 加電容的感測面積，以改善 CMOS-MEMS 加速規中靈敏度不佳的特性(~0.5fF/G)，

故必頇在原有的 CMOS 製程後再做特殊的後製程，而這些製程改變都會成為增 加成本的變因，於是 2002 年美國卡內基大學 Fedder 實驗室嘗試使用標準的 CMOS 製程製作單軸的電容式加速規如圖 7(a)[9]，此設計只需簡單的兩道後製 程(乾蝕刻)以釋放感測結構，若以變動 CMOS 製程多寡來當作判斷標準，Fedder 實驗室此設計可以說是將電容式加速規的製作成本降至最低，其幾乎不去改變原 有的 CMOS 製程，單就設計遷就製程上表現不佳的地方，如圖 7(b)所示為其應 力補償外框設計(Curl Matching)，透過此單固定端之應力補償外框的概念，成功 的補償了殘留應力對結構的影響，來得到較多的電容感測面積。

圖 7(a) CMOS-MEMS 單軸加速規 (b) 特殊設計補償電容覆蓋面積

4. 多晶矽 CMOS-MEMS 電容式加速規

就如同上述的 Standard CMOS-MEMS 電容式加速規，在 CMOS-MEMS 寸土 寸金的觀念下，要在市場上發展產品只能回歸到原始的 CMOS 製程，盡量在設 計上去遷就現有的製程，但也因現在標準的 CMOS 製程如台積電(TSMC) 2P4M CMOS-MEMS，金屬層大多採用阻值較低的材料(Al)，其與犧牲層(Oxide)的熱膨 脹係數(CTE)有很大的差異（25 與 0.4 (1/℃)），造成釋放結構後的殘留應力極大，

使得加速規的結構會嚴重翹曲，進而造成最重要的電容感測面積無法有效評估，

此瓶頸也讓電容式加速規的性能無法更進一步的提升。有鑒於此，ADI 公司於 2004 年直接從結構材料上作改善[10]，採用多晶矽(polysilicon)來取代標準 CMOS 製程中的金屬(Al)，自己開發出一套 Polysilicon-based CMOS-MEMS 製程來製作 加速規如圖 8，結構體厚度達 4um。並藉著多晶矽在材料上與犧牲層(Oxide)熱 膨脹係數接近的特性(2.5 與 0.4 (1/℃))，減少了殘留應力對結構的影響，也將 CMOS-MEMS 的加速規靈敏度提升至 1fF/G 以上。

圖 8 ADI, ADXL330

從前述文獻回顧可看出，為了降低成本，將電路與微機電結構同時整合製作 在晶片上，是必然的趨勢，技術演進也從一般的 MEMS 方式發展至 2002 年標準 CMOS-MEMS，到 2006 年 ADI 自我開發的 Polysilicon-based CMOS-MEMS，改 進也從結構設計回歸到製程的提昇，畢竟以微機電設計去遷就 CMOS 製程所能 提升的幅度有限，故製程開發便扮演了十分關鍵的角色，其穩定性及複雜度會影 響到產品的開發成本與良率，故規劃製程也成為之後非常重要的課題。