靜電放電輸出輸入級電路人體放電模式與機器放電模式測試結果… 53

即使單顆元件已經通過測試，仍然不能保證此一靜電防護元件擺放至積體電路設計 公司的電路內能有效的防護外部靜電電流，因為實際電路的佈局上還須需考量閘極氧化 層與元件外側的崩潰電壓、金屬導線的佈局方式甚至是電壓鉗制元件與輸出輸入級 PAD 的雜散電容與雜散電阻的影響。因此靜電防護元件本身通過測試不代表能夠有效保護整 個電路，實際的靜電放電防護能力需要搭配電路一起驗證，實際內部電路的設計超過本 論文討論的範圍，所以本次實驗只以輸入輸出級電路加上電壓鉗制元件一起驗證。

輸出輸入級的測試鍵由拉降元件、拉升元件與電壓鉗制元件所組成，其中測試鍵

X50MS1 是以高壓非對稱結構 NMOS(without NBL)為拉降元件與電壓鉗制元件，若設計 正確高壓非對稱結構 PMOS 將只需要面對順向偏壓的電流，因此高壓非對稱結構 PMOS 沒有特殊設計，表 5.1 列出 3 個輸出輸入級測試鍵的測試模式，分別為 I/O-VDD mode、

I/O-VSS mode 與 VDD-VSS mode，其中只有 I/O-VSS mode 可以通過人體放電模式(2KV) 與機器放電模式通過(200V)測試，而 I/O-VDD mode 與 VDD-VSS mode 則沒有達到一般 業界標準的防護水準。X50MS8 是以高壓非對稱結構 NMOS(with NBL)為拉降元件與電 壓鉗制元件，從表八的測試結果顯示 I/O-VDD mode、I/O-VSS mode、VDD-VSS mode 全 部通過人體放電模式通過 2KV 與機器放電模式通過 200V 的測試。

表 5.1 使用高壓非對稱結構 NMOS(without NBL)為拉降元件與電壓鉗制元件的人體放 電模式與機器放電模式測試結果。

Mode sample1 sample2 sample3 Mode sample1 sample2 sample3

I/O-VDD 1400V 1600V 1600V I/O-VDD 150V 150V 100V

I/O-VSS 3500V 5500V 5500V I/O-VSS 250V 300V 350V

VDD-VSS 1600V 3500V 1400V VDD-VSS 150V 250V 350V

HBM test result MM test result

X50MS1

表 5.2 使用高壓非對稱結構 NMOS(with NBL)為拉降元件與電壓鉗制元件的人體放電模 式與機器放電模式測試結果。

Mode sample1 sample2 sample3 Mode sample1 sample2 sample3

I/O-VDD 3500V 3000V 4000V I/O-VDD 400V 400V 400V

I/O-VSS 5000V 5000V 4500V I/O-VSS 500V 500V 400V

VDD-VSS 3500V 3500V 4000V VDD-VSS 350V 400V 400V

X50MS8

HBM test result MM test result

5.3 分析與討論

針對表 5.1 的測試結果明顯發現使用高壓非對稱結構 NMOS(without NBL)的比對組 只有在 I/O-VSS mode 才能通過測試，從圖 5.2 的 PS mode 與 NS mode 電流路徑分析中 可以發現對 I/O-VSS mode 若是正的脈衝電流從輸出輸入級 PAD 進入測試鍵時高壓非對

稱結構 PMOS 可以提供順向偏壓路徑將電流倒流到電源線經由電壓鉗制元件旁通電 留，若是負的脈衝電流從輸出輸入級 PAD 進入測試鍵則有高壓非對稱結構

NMOS(without NBL)元件可以提供順向偏壓路徑將電流旁通到接地線，因此可以通過測 試。

而 I/O-VDD mode 若是 PD mode 電流可以以順向電流的方式通過高壓非對稱結構 PMOS 到達電源線不會造成危害，但是在 ND mode 雖然靜電放電電流同樣可以以順向 電流的方式通過高壓對稱結構 NMOS(without NBL)到達接地線，但是在等待電壓鉗制元 件內的寄生電晶體導通時對高壓非對稱結構 PMOS 來說脈衝電流將會拉降汲極的電 位，若電壓鉗制元件無法即時導通高壓非對稱結構 PMOS 將會崩潰，伴隨而來的崩潰電 流將會傷害高壓非對稱結構 PMOS 使電路失效，同樣的，VDD-VSS mode 的測試下負的 脈衝電流可以以順向電流的方式通過電壓鉗制元件到達接地線不會對電路造成傷害，但 是正的脈衝電流在電壓鉗制元件導通前會拉升電源線的電位，當電源線的電位超過高壓 非對稱結構 PMOS 外側接面所能承受的電壓，電流將會通過高壓非對稱結構 PMOS 外 側接面到連接接地線的基板，這個電流同樣會使電路失效。

分析測試結果後發現測試鍵 X50MS1 不能通過測試的 I/O-VDD mode 與 VDD-VSS mode 同樣都存在高壓非對稱結構 PMOS 出現逆向偏壓的條件，加上寄生於高壓非對稱 結構 NMOS(with NBL)內的寄生電晶體導通電壓高達 80V，這可能對直流崩潰電壓只有 約 62V 的高壓非對稱結構 PMOS 帶來危害，使用 HP-4156 半導體參數分析儀量測的直 流崩潰電壓如圖 5.7。

反觀表 5.2 的測試結果，使用高壓非對稱結構 NMOS(with NBL)的比對組使用了與 高壓非對稱結構 PMOS 相同植入條件的高濃度 N-type 掩埋層使元件崩潰電壓與高壓非 對稱結構 PMOS 相同都是 60V，此外，參考表二的 TLPG 測試結果可以發現電位超過 60V 後元件將會崩潰，隨之產生的基板電流(或是熱載子效應產生的基板電流)將迅速導 通寄生電晶體，也因此即使高壓非對稱結構 PMOS 可能在短暫的時間內面對逆向偏壓卻

沒有發生失效。

圖 5.7 高壓非對稱結構 PMOS 的崩潰電壓。