TFT，由電性量測發現 CO-NILC TFT 與 CO-SPC TFT 在 Oxide/Si 界面擁有較 高的捕陷密度，這個現象可能是因為當非晶矽在進行低溫結晶退火製程時，由 低密度的非晶矽薄膜重新排列成為密度較高的複晶矽薄膜後，大量的缺陷集中 在 Oxide/Si 界面處，造成 Oxide/Si 界面處形成大量的捕陷位置，造成主要載 子遷移率降低，元件開關能力變差，臨界電壓漂移，次臨界斜率增加。
經過 NH3電漿鈍化後的 CO-SPC TFT(H)在電性上的表現已提升至與 SPC TFT(H)相同水準，這證實了 CO-NILC TFT(H)在電性的表現依舊不如 NILC TFT(H)的原因可能是由於 Ni 原子或 NiSi2被 trap 在 Oxide/Si 界面，在界面處 聚積大量的帶電荷金屬離子，於元件操作時捕捉主要載子而降低元件特性，其 中包括電子遷移率、臨界電壓及開關電流比。
而導致。
參考文獻
【2-1】 Gururaj A. Bhat, Zhonghe Jin, Hoi S. Kwok, and Man Wong, “Effects of Longitudinal Grain Boundaries on the Performance of MILC-TFT’s”, IEEE Electron Device Lett., 20, pp.97-99, 1999.
【2-2】 You-Da Lin, YewChung Sermon Wu, Chi-Wei Chao, Guo-Ren Hu,
“Effects of oxygen on the growth of Ni induced lateral crystallization of amorphous silicon films”, Materials Chemistry and Physics, 80, pp.577–580, 2003.
【2-3】 F. Secco d’ Aragano, “Dislocation etch for (100) planes in silicon” J.
Electro. Soc. 119, pp.948, 1972.
【2-4】 胡晟民, “金屬誘發非晶矽薄膜側向結晶-成長機制、金屬捉聚與低溫 複晶矽薄膜電晶體效能之研究”， 國立交通大學工學院材料科學與 工程學系 博士論文，pp.26， 中華民國 九十七年六月.
【2-5】 Zhonghe Jin, Keith Moulding, Hoi S. Kwok, and Man Wong, “The Effects of Extended Heat Treatment on Ni Induced Lateral Crystallization of Amorphous Silicon Thin Films”, IEEE Trans.
Electron Dev., 46, pp.78-82, 1999.
【2-6】 胡國仁， ” 金屬誘發側向結晶應用於低溫多晶矽薄膜電晶體-結晶成 長之熱力學、動力學極電晶體元件效能”, 國立交通大學工學院材料 科學與工程學系 博士論文，pp.72 中華民國 九十四年十月.
【2-7】 Yung-Chun Wu, Ting-Chang Chang, Cheng-Wei Chou, Yuan-Chun Wu, Po-Tsun Liu, Chun-Hao Tu, Wen-Jun Huang, Jen-Chung Lou, and Chun-Yen Chang, “Effects of Channel Width and NH3 Plasma Passivation on Electrical Characteristics of Polysilicon Thin-Film Transistors by Pattern-Dependent Metal-Induced Lateral Crystallization”, J. ECS., 152, pp.G545-G549, 2005.
【2-8】 H. C. Cheng, F. S. Wang , and C. Y. Huang, “Effects of NH3 plasma passivation on N-channel polycrystalline silicon thin-film transistors”, IEEE Trans. Electron Devices, 44, pp64-68, 1997.
【2-9】 Tianfu Ma, and Man Wong, “Dopant and thickness dependence of metal-induced lateral crystallization of amorphous silicon films”, J.
Appl. Phys., 91, pp.1236-1241, 2002.
【2-10】 Seong Jin Park, Bong Rae Cho, Kyung Ho Kim, Kyu Sik Cho, Seong Yeol Yoo, Ah Young Kim, and Jin Jang, “SPC Poly-Si TFT Having a Maximum Process Temperature of 380℃”, SID Symposium Digest of Technical Papers, 32, pp. 562-565, 2001.
【2-11】 胡國仁， ” 金屬誘發側向結晶應用於低溫多晶矽薄膜電晶體-結晶成 長之熱力學、動力學極電晶體元件效能”, 國立交通大學工學院材料 科學與工程學系 博士論文，pp.70-71 中華民國 九十四年十月.
【2-12】 Kyung Ho Kim, Seong Jin Park, Sung Hoon Kim, Jin Jang,
“Cross-sectional TEM study on Ni-mediated crystallization of amorphous silicon”, J. Non-Crystalline Solids, 352, pp.976-979, 2006.
【2-13】 Chen-Ming Hu, YewChung Sermon Wu, and Chi-Ching Lin,
“Improving the Electrical Properties of NILC Poly-Si Films Using a Gettering Substrate”, 28, pp.1000-1003, 2007.
第三章
表面處理對鎳金屬誘發側向結晶的效應3.1 研究背景回顧
在半導體製程技術中，晶圓洗淨之技術及潔淨度(Cleanliness)，是影響晶圓 製 程 良 率(Yield)、元件品質(Quality)及可靠度(Reliability)，最重要的因素之 一，而在成長氧化層之前的清洗步驟是製程中最具關鍵性的一環，將影響之後
即 APM(氨水/雙氧水混合液，Ammonia Peroxide Mixture)，和 SC2 (Standard Clean 2，HCl+H2O2+H2O)，即 HPM(鹽酸/雙氧水混合液，Hydrochloric Peroxide Mixture)的組合。理論上 SC1 是去除顆粒， SC2 是去除重金屬沾污。最初的
3.2 研究動機
Si(OC2H5)4(l) Î SiO2(s) + 4C2H4(g) + 2H2O(g) (2)
7. 以RCA clean清洗CO-NILC TFT sample (Cover Oxide-NILC TFT)主動層表 面。
8. 使用 PECVD 沉積 1000Å 的 TEOS-oxide，反應式如式(2)。
Si(OC2H5)4(l) Î SiO2(s) + 4C2H4(g) + 2H2O(g)
9. 利用黃光微影系統顯影出 matel line。
10. 以 BOE(Buffer oxide etch)溶液蝕刻 matel line 接觸窗。
11. 使用 E-beam 鍍覆 Ni line，並利用丙酮(Actone)以 Lift-off 方式將多餘光阻 及 Ni 移除。
12. 使用 CFA 退火，溫度為 540℃通入氮氣進行退火，退火時間為 36 小時。
13. 以 H2SO4 + H2O2溶液移除 Ni line，浸泡時間為 20 分鐘，並以 HF + H2O 溶液蝕刻 Chemical oxide。
14. 以 BOE 溶液移除 TEOS-oxide。
15. HCL-NILC TFT sample (Cover Oxide-NILC TFT):
(a) 以 37％的 HCL 溶液浸泡 2 小時。
(b) 使用 DI water 沖洗 5 分鐘。
16. H2SO4-NILC TFT sample (Cover Oxide-NILC TFT):
(a) 以 H2SO4 + H2O2溶液，3：1 的比例浸泡 20 分鐘。
(b) 使用 DI water 沖洗 5 分鐘。
3.3.1.2 NILC 複晶矽薄膜電晶體元件製作第二部份：後續元件製作流程
完成第一部分的元件製程後，接著進行第二部份的元件製作。我們分別 將經過 HCL 溶液與 H2SO4 + H2O2溶液處理過的 TFT 試片以 DI water 沖洗 5 分鐘後，將試片進行 RCA Clean，再以 PECVD 沉積新的 TEOS-Oxide 作為閘 極介電層，接著所有 TFT 試片同時沉積多晶矽作為閘極(Gate)，並以自我對準 (Self-Align) 方 式 定 義 出 歐 姆 接 觸 區 後 在 以 600℃ 活 化 12 小 時 ， 再 製 作 Passivation layer(保護層)及鍍上金屬電極，如圖 3.2 所示，製作流程如下：
1. RCA Clean。
.
圖 3.2 NILC 複晶矽薄膜電晶體元件第二部份製作流程圖。
3.4 基本電性量測
3.4.1 ID-VG特性曲線
ID-VG轉移特性量測是使用 Keithley SCS4200 參數分析儀。將以上三組 N 型複晶矽薄膜電晶體元件操作在線性區(VD＝0.1Ｖ及 5V)，量測其汲極電流(ID) 與 閘 極 電 壓(VG) 的 關 係 ， 可 測 得 元 件 開 關 電 流 ， 進 而 萃 取 出 轉 移 電 導 (Transconductance) 、 次 臨 界 斜 率 (Subthreshold Slope) 及 臨 界 電 壓 (Threshold Voltage)。
3.4.2 ID-VD特性曲線
ID-VD量測同樣使用 Keithley SCS4200 參數分析儀。將以上三組 N 型複晶 矽薄膜電晶體元件的 VG-VTH分別操作在 4V、5V 的電壓下，而汲極電壓由 0V 掃到 5V 量測汲極電流(ID)與汲極電壓(VD)的關係。
3.5 結果與討論
圖 3.4 及圖 3.5 為 NILC 三組元件分別在汲極電壓(VD)為 0.1V 宇 05V 量測 的汲極電流對閘極電壓轉移特性曲線(Id-Vg transfer Characteristics)，元件尺寸 為
W=10μm、L＝10μm。
表 3.3 為 NILC 三組試片所製備之元件電性上的比較，比較其電特性中常 見的五種參數(a)電子遷移率，(b)次臨界斜率則是以 Id-Vg特性曲線之斜率的倒 數決定及(c)臨界電壓是在操作電壓（VD=5Ｖ）的狀態下做量測，而(d)開/關電 流比(On Off ratio) 的 Ion是取決於VD=5V 的最大電流值，而 Ioff部分是看最小 電流值與(e)最小電流/通道寛度(Minimun Leakage Current/Channel Width)是在 VD=5V 下最小電流值除以通道寬度所得。
圖 3.4 VD=0.1V，NILC 三組元件的 Id-Vg轉移特性曲線圖。
圖 3.5 VD=5V，NILC 三組元件的 Id-Vg轉移特性曲線圖。
表 3.2 CO-NILC TFT(H)、HCL-NILC TFT(H)、H2SO4-NILC TFT(H) 電性參數 比較表
我們將萃取出的轉移電導換算成電子遷移率由公式(3.3)及公式(3.4)[3-3]決 定：
轉移電導
G D
m
V
g I
∂
= ∂
(3.3)
電子遷移率 於 CO-NILC TFT(H)，HCL-NILC TFT(H)大幅提升近 387％，而 H2SO4-NILC TFT(H)並無顯著的改善，僅提升 6％，推測可能的原因是由於鹽酸大幅降低了 主 動 層 表 面 的 金 屬 離 子 而 進 而 降 低 了 位 於 界 面 處 的 捕 陷 密 度 Nt(Trap state density)。因此，我們藉由 Levinson’s and Proano’s 方法做了捕陷密度的計算，
藉由在低 VD與高 VG的條件下，以 ln[IDS/(VGS–VFB)] versus 1/(VGS–VFB)2作圖求 其斜率，其中
V
FB定義為在V
D=0.1V 下，最小 ID所對應的V
G，圖 3.6 為 NILC 三組元件的 ln[IDS/(VGS–VFB)] versus 1/(VGS–VFB)2作圖，圖 3.6 NILC 三組元件件以 ln[IDS/(VGS–VFB)] versus 1/(VGS–VFB)2作圖。
由 圖 3.6 可 以 看 出 CO-NILC TFT(H) 具 有 高 度 的 捕 陷 密 度 (Trap state density)，HCL-NILC TFT(H)的捕陷密度確實下降了。在第二章節我捫已經討 論過，在 Oxide/Si 界面處聚積的 NiSi2 會造成缺陷密度的提升，因此，我們進 一步驗證以鹽酸進行表面處理是否能夠將 Oxide/Si 界面處聚積的 NiSi2移除，
我們如法砲製了一組以相同製程製作的 TFT，僅結晶技術是以固相結晶法製 作 ， 而 結 晶 生 成 的 退 火 時 間 是 在 主 動 層 上 方 覆 蓋 一 層 TEOS-Oxide 進 行 540 36℃ 小時退火加上活化製程600℃退火 12 小時，元件待號分別為 HCL-SPC TFT(H)、H2SO4-SPC TFT(H)及 CO-SPC TFT(H)。
接著我們以相同的量測手法進行的電性量測，如圖 3.7 及圖 3.8 所示的 VD=0.1V 與 VD=5V 的 Id-Vg轉移特性曲線圖。
圖 3.7 VD=0.1V，SPC 三組元件的 Id-Vg轉移特性曲線圖。
圖 3.8 VD=5V，SPC 三組元件的 Id-Vg轉移特性曲線圖。
表 3.3 CO-SPC TFT(H)、HCL-SPC TFT(H)、H2SO4-NILC TFT(H) 電性參數 比較表
由圖 3.7 及圖 3.8 與表 3.4 中可以看出，經過鹽酸處理的 HCL-SPC TFT(H) 一樣在同製程的條件下擁有較高的電子遷移率及開關電流比，以 Levinson’s and Proano’s 方法做了捕陷密度的計算，如圖 3.9 所示。
圖 3.9 SPC 三組元件件以 ln[IDS/(VGS–VFB)] versus 1/(VGS–VFB)2作圖。
由圖 3.9 中顯示 SPC 結晶製程製作的 TFT，再移除結晶製程前覆蓋的氧 化層後經過鹽酸溶液與硫酸加雙氧水溶液的表面處理後，的確對降低了補陷密 度，主動層表面經硫酸加雙氧水溶液處理過的 H2SO4-SPC TFT(H)約降低了 41
％，而經過鹽酸處理的 HCL-SPC TFT(H)約降低了 30％，而由圖 3.6 顯示以 NILC 結晶製程製作的 TFT 在移除氧化層並對主動層表面以硫酸加雙氧水溶液 處理的 H2SO4-NILC TFT(H)比起未經處理的 CO-NILC TFT(H)在缺陷密度的計 算上約降低了 44％，而表面經鹽酸處理經過的 HCL-NILC TFT(H)大幅降低了 102％，為了方便比較，我們將數據整理列於表 3.4。
表 3.4 電子遷移率與捕陷密度改善效率比較表 Use solution
HCL H
2SO
4+ H
2O
2Crystallization
Rate NILC SPC NILC SPC
172％ 50％ 67％ -11％
(μ□/μco －1) × ％(↑)
102％ 34％ 44％ 20％
(Ntco/Nt□ －1) × ％(↓)
從表 3.4 中我們比較出表面經由鹽酸溶液處理的 NILC 與 SPC 元件對電子
參考文獻
【3-1】 http://www.shiyanjichina.cn/info/detail/3-483.html
【3-2】 http://www.2ic.cn/?uid-255120-action-viewspace-itemid-6892
【3-3】 Zhiguo Meng et al., “High Performance Low Temperature Metal-Induced Unilaterally Crystallized Polycrystalline Silicon Thin Film Transistors for System-on-Panel Applications”, IEEE Trans. Electron Devices, 47, pp.
404-409 2000.
【3-4】 Zhiguo Meng et al., “Polycrystalline Silicon Films and Thin-Film Transistors Using Solution-Based Metal-Induced CrystallizationJ. Display Technology, 2 , pp. 265-273, 2006.
【3-5】 Donald A.Neamen, “Semiconductor Physics ＆ Devices”. 2ndED, Chaper 10.