Oxide/a-Si 界面對 NILC TFT 特性之影響

接著我們分別比較NILC TFT 與 CO-NILC TFT 及 SPC TFT 與 CO-SPC TFT 四 組 試 片 的 電 特 性 ， 分 別 量 測 各 組 元 件 汲 極 電 流 對 閘 極 電 壓 轉 移 特 性 曲 線 (Id-Vg Transfer Characteristics)，量測儀器是使用 Keithley SCS4200 參數分析 儀，量測的元件尺寸為 W=10μm、L＝10μm。我們比較了電性中常見的五種參 數，依序為(a)電子遷移率(Mobility)、(b)次臨界斜率(Subthreshold Slope)及(c) 臨界電壓(Threshold Voltage)是在操作電壓（Vd=5Ｖ）的狀態下做量測、(d)開/

關 電 流 比 (On Off ratio) 和 (e) 最 小 電 流 / 通 道 寛 度 (Minimun Leakage Current/Channel Width)是在 Vd=0.1Ｖ的狀態下量測。其中電子遷移率由公式 (2-1)導出： (Transconductance)，Coxide為閘極氧化層電容，VD為操作電壓。

次臨界斜率則是以 Id-Vg特性曲線之斜率的倒數決定。

圖 2.22 NILC TFT 與 CO-NILC TFT 的 Id-Vg轉移特性曲線圖。

圖 2.23 SPC TFT 與 CO-SPC TFT 的 Id-Vg轉移特性曲線圖。

表 2-3 NILC TFT、CO-NILC TFT、SPC TFT 與 CO-SPC TFT 電性參數比較表

由圖 2.22 所示的 Id-Vg轉移特性曲線圖及表2.3 的電性參數比較表中可以 發現NILC TFT 的電子遷移率明顯比 CO-NILC TFT 高出近 30 倍，且 NILC TFT 擁 有 較 低 的 次 臨 界 斜 率 及 較 高 的 開/ 關 電 流 比 ， 而 漏 電 流 的 部 份 則 是 以 CO-NILC TFT 較低。接著再量測 SPC TFT 與 CO-SPC TFT，如圖 2.23 所示，

發現與前一組試片有同樣的趨勢，CO-NILC TFT 與 CO-SPC TFT 的元件特性 表現均較差，比較兩者的 Id-Vg轉移特性曲線，如圖 2.24 所示的 CO-NILC TFT 與 CO-SPC TFT 的 Id-Vg轉移特性曲線圖及電性參數幾乎非常相似。因此我們 對四組 TFT 分別以 Levinson’s and Proano’s 方法做了捕陷密度的計算。此法 是藉由在低 VD與高 VG的條件下，以 ln[IDS/(VGS–VFB)] versus 1/(VGS–VFB)²作圖 求其斜率，其中

V

FB定義為在

V

D=0.1V 下，最小 ID所對應的

V

G，圖 2.25 為 NILC TFT、CO-NILC TFT、SPC TFT、CO-SPC TFT 的 ln[IDS/(VGS–VFB)] versus 1/(VGS–VFB)²作圖。由圖中可以看出在主動層上方覆蓋一層TEOS-oxide 的元件 具有高度的捕陷密度(Trap State Density)，我們推測除了結晶製程技術不同以 外，高度的捕陷密度是造成四組元件在電性上的差異的主要原因之ㄧ，因此我 們將四組試片進行 NH3電漿鈍化處理再觀察其元件特性表現。

圖 2.24 CO-NILC TFT 與 CO-SPC TFT 的 Id-Vg轉移特性曲線圖。

圖 2.25 NILC、SPC、CO-NILC、CO-SPC 的 ln[IDS/(VGS–VFB)] versus 1/(VGS–VFB)²作圖。

在低溫複晶矽薄膜電晶體中，有幾種缺陷與捕陷密度 Nt有關，主要是氧 化 層 與 複 晶 矽 的 界 面 處 以 及 複 晶 矽 晶 界 中 的 懸 建 形 成 的 很 多 的 載 子 捕 陷 位 置。大部分與鎳金屬有關的缺陷存在於氧化矽與複晶矽的界面以及存在於晶界 上，這些缺陷會產生的能隙深層能階而造成薄膜電晶體電性的衰退^[2-4]。在第 一章 1.9.2 電漿鈍化的篇幅中討論過，經過 NH3電漿鈍化後可使 NILC 元件特 性大幅提升^[2-7][2-8]，因此我們重新量測，比較在電漿鈍化前後的元件特性，其 中，在試片代號尾端有(H)表示經過 NH3電漿鈍化處理的元件，如圖 2.26~2.29 的 Id-Vg轉移特性曲線圖。

圖 2.26 NH3電漿鈍化前後的 NILC TFT 的 Id-Vg轉移特性曲線圖。

圖 2.27 NH3電漿鈍化前後的 SPC TFT 的 Id-Vg轉移特性曲線圖。

圖 2.28 NH3電漿鈍化前後的 CO-NILC TFT 的 Id-Vg轉移特性曲線圖。

圖 2.29 NH3電漿鈍化前後的 CO-SPC TFT 的 Id-Vg轉移特性曲線圖。

由圖 2.26~2.29 中可以看出在經過 NH3電漿鈍化的 TFT 在電性的表現 上均有提升，改善較為顯著則是在主動層上方覆蓋 TEOS-oxide 再進行不同結 晶製程的元件。因此，我們推測降低元件特性可能的原因是由於非晶矽在結晶 化製程中，大量的缺陷集中在 Oxide/Si 界面處而影響元件特性。非晶矽本身 即含有大量的缺陷，一般業界所製造的非晶矽薄膜電晶體均含有氫原子，目的 在降低矽薄膜材料內部的缺陷密度，利用 H 原子將懸鍵中斷，懸鍵經鈍化可 減少有效捕陷數目，減少了載子捕陷的數目在帶隙間形成的能障也就跟著減 少。當非晶矽在進行低溫結晶退火製程時，由低密度的非晶矽薄膜重新排列成 為密度較高的複晶矽薄膜後，大量的缺陷集中在Oxide/Si 界面處，造成 Oxide/Si 界面處形成大量的捕陷位置，這種位於界面處的捕陷密度產生的電荷會隨著元 件的操作，所帶的電性也會不同。換言之，在界面捕陷位置處產生的電荷可是 正電、中性或負電，既然在界面處的捕陷位置可以捕捉或釋放電子及電洞，在 元件操作時將會與主要載子發生作用，降低主要載子遷移率，並使的元件開關 能力變差，造成臨界電壓漂移，次臨界斜率增加。我們繼續比較經過 NH3 電 漿鈍化過的元件特性，如圖 2.30 所示的 NILC TFT(H)與 CO-NILC TFT(H)的 Id-Vg轉移特性曲線圖及圖 2.31 所示的 SPC TFT(H)與 CO-SPC TFT(H)的 Id-Vg

圖 2.30 NILC TFT(H)與 CO-NILC TFT(H)的 Id-Vg轉移特性曲線圖。

圖 2.31 SPC TFT(H)與 CO-SPC TFT(H)的 Id-Vg轉移特性曲線圖。

表 2-4 NILC TFT(H)、CO-NILC TFT(H)、SPC TFT(H)與 CO-SPC TFT(H) 電性參數比較表

由圖2.30、2.31 及表 2-4 可以看出經過 NH3電漿鈍化處理後的CO-SPC TFT 的載子遷移率明顯略優於 SPC TFT，而以 NILC 製程製作的 TFT 元件與 SPC 製程製作的 TFT 元件兩者的現象恰好相反，CO-NILC TFT 的載子遷移率並無 法提升至與 NILC TFT 相當的水準，接下來我們討論這種現象的發生原因。

在文檔中 鎳金屬誘發側向結晶複晶矽薄膜電晶體 (頁 66-75)