第三章 電路設計與 HSPICE 模擬
3.1 Active Quenching Circuit 設計概念
由圖 2-14 揭示的 AQC 設計概念可知，AQC 的骨幹依然與 PQC 類似，為 SPAD 串 聯電阻而成，但該電阻已不再負責製造壓降截止崩潰電流，而是偵測到崩潰電流通過時 啟動輔助電路，因此該電阻的電阻值不如 PQC 時需求的大，只要求崩潰電流通過時產 生足夠觸動電晶體的電位差別即可。尤其在積體電路中，製作微型的大電阻並不容易，
因此我們以一顆 p type MOSFET 取代原本串聯 SPAD 的電阻，命名為 PMOSload。
圖3-1、SPAD 串聯 PMOSload示意圖
17
圖 3-1 為我們所設計 AQC 的骨幹部分，除了與 SPAD 串聯的電阻以 PMOSload替代 外，SPAD 的陰極端 Vout通過 Inverter 1 後與 PMOSload的閘極相接。初始階段 SPAD 尚 未發生崩潰現象，Vout此時處在高電位，約略等於 Vbias；而 PMOSload的閘極則被 Inverter 1 控制在 0 V──這意味著 PMOSload的通道開啟，源極和汲極之間跨壓趨近於 0 V，符合 Vout維持在高電位 Vbias的條件。
當 SPAD 被觸發崩潰時，崩潰電流流經 PMOSload的通道造成源極和汲極之間壓降，
進而導致 Vout電位下降，至一定程度後 Inverter 1 輸出端由低電位轉為高電位，透過閘 極關閉 PMOSload的通道，提高源汲二極之間壓降，使得 SPAD 的超額偏壓降至 0 V，崩 潰電流無法維持而截止。雖然此設計可以在避免使用大電阻的前提下巧妙地截止崩潰，
卻無法回復 SPAD 至初始狀態、進行第二回偵測，因此 AQC 還須加入一套反應迅速的 主動式回復設計，讓系統得以克服 PQC 情況下回復時間太過冗長的弊病。
3.1.2 延遲與回復
圖3-2、AQC 系統示意圖
18
回復系統主要由一組回復電路搭配一對 Transmission Gate 構成，如圖 3-2 中央部分 所示。當 Inverter 1 的輸出端於崩潰發生後由低電位轉為高電位，下一級 Inverter 2 的輸 出端便由高電位轉為低電位，將他所控制的 Transmission Gate 開啟，其作用類似水栓：
當它開啟時上下兩端導通，也就意味著下端的 Vout 端電位可受上端的回復電路輸出端 Vbuffer調控。
圖3-3、回復系統示意圖
我們設計的回復系統除了著重驅動能力外，也加入可控制整體光偵測系統 hold-off time 的功能，我們展開圖 3-2 中從 Inverter 2 至 Vbuffer間的回復電路部分加以檢視，如圖 3-3 所示。第一級 inverter 的輸出端掛載一枚電容至 GND，而第一級 inverter 中的 PMOS 則多串聯一顆 PMOS，用以控制第一級 inverter 從低電位切換至高電位時，Vdd 對電容 充電的充電電流：充電電流越大，則越快完成，後級輸出端 Vbuffer也越快切換至高電位；
充電電流越小，則 Vbuffer就越晚切換至高電位，停留在低電位的時間自然越長，此即形 成可人工即時調控 hold-off time。而充電電流則由第一級 inverter 上多串聯的 PMOS 的 閘極電壓 Vhold-off控制大小，設計上，當電壓降至 0 V 時電流最大，此時 hold-off time 為 0，偵測系統擁有最快反應時間。圖 3-3 中，最後兩級 Inverter 則組合成一級提高驅動能 力用的 buffer，其輸出端 Vbuffer最重要的任務是替 SPAD 充電、迅速拉升 Vout，因此電位 轉換過程必須快速俐落且驅動力量足夠，才不至於拖慢整體反應時間。
經過使用者選擇的 hold-off time 後，回復電路的輸出端 Vbuffer透過 transmission gate
19
替 SPAD 充電，將 Vout往 Vdd 拉升。當 Vout回復至高電位後，與 SPAD 串聯的 PMOSload
也因為閘極回復至低電位而重新開啟通道。相反的，回復系統中的 transmission gate 則 被關閉，因為緊接著 Vbuffer將回到低電位，必須與已經充電完畢的 SPAD 加以阻隔。當
Vbuffer確實回復低電位後，整套 AQC 便重新進入初始狀態，開始下一回合偵測。
3.2 HSPICE 電路模擬