V o 訊號波形

由示波器觀察不同 V_hold-off條件下系統輸出端 V_o訊號波形如圖 4-4 所示，固定條件 Vdd = 1.2 V、Vbias = 0.8 V、Vcc = −9.25 V。因為儀器負載效應造成耗損，Vo振幅最高只 達到 80 mV﹙如圖 4-4 f, g, h﹚，而非 HSPICE 模擬的結果 1.2 V，但 80 mV 的訊號振幅 對計數儀探測而言已經足夠。經由實驗觀察發現，小幅調整 Vbias以及 Vcc 幾乎不影響 V_o波形，而大幅調動兩者則很容易逾越 output buffer 所能反應的範圍，且施加超額偏壓

34

過高，也會造成崩潰電流截止困難，因此必須慎選操作條件：Vbias適合的操作範圍約為 0.75 V 至 1.00 V；Vcc 適合的操作範圍則約為−9.20 V 至−9.30 V。

圖4-4、不同 V_hold-off下 V_o波形圖

a. Vhold-off = 0.302 V X axis: 20 ns/div Y axis: 20 mV/div

b. Vhold-off = 0.450 V

c. Vhold-off = 0.526 V d. Vhold-off = 0.550 V

e. Vhold-off = 0.575 V f. Vhold-off = 0.601 V

g. Vhold-off = 0.680 V h. Vhold-off = 0.701 V

35

圖 4-4 中展示了 dead time 隨 Vhold-off提高而增長的情況，比較不同 Vhold-off條件下的 V_o波形可發現，崩潰階段波形與回復階段波形並不隨 V_hold-off改變，影響僅止於崩潰結 束至回復開始之間的 hold-off time，符合預期。因為系統唯一的輸出端為 Vo，因此我們 無法直接觀察到 V_out端真正的 hold-off time 與 dead time，但根據模擬，此二者在 V_o與 Vout之間差距不大且固定，又 hold-off time 與 dead time 差距固定，因此在接下來的實驗 中我們皆以 V_o端 dead time 作為代替系統 hold-off time 的變數。

然而另一方面，Vo波形本身卻與模擬情形有所出入：由 Vhold-off = 0.601 V 的例子中 可明顯見到，崩潰發生後 V_o先上升並收斂於 65 mV 處，接著再上升收在 80 mV 處，對 比 AQC 操作波形模擬圖﹙圖 3-5﹚後，我們認為此現象即為崩潰電流截止後，SPAD 的 陰極端電位 V_out將繼續放電至 GND 為止，經由 output buffer 反映在 V_o所形成的現象，

由此可知 SPAD 陰極端電位 Vout的變化量並不如模擬預期中大，但仍足以製造崩潰訊號 以供儀器識別。另外，當 hold-off time 延長過 40 ns 後可見 V_o出現微幅震盪的情形﹙如 圖 4-4 g, h 所示﹚，可能是晶片內部 SPAD 陰極端與 AQC 電路之間阻抗不匹配所造成，

並不影響訊號可辨讀性。

36 Measurement at V_o Simulation of V_out

圖4-5、Dead time 對 Vhold-off變化量測與模擬對照圖

除輸出波形外，Vhold-off製造的 hold-off time 也與模擬有所出入。對比圖 4-5 的 dead time 對 V_hold-off模擬與實際量測情況可發現，實際產生 hold-off time 的效果遠比我們預期 來得大，例如當 Vhold-off升至 0.7 V 時，Vo展現的 dead time 已長達 175 ns 之譜，而模擬 數值不過 24 ns。探究其因，hold-off time 由延遲電容的充電時間控制，而影響延遲電容 充電時間的因素，除了電容值大小外還有替其充電的電流，上段提到 Vout變化量不如預

37

原因，懷疑是模擬使用的 SPAD 等效模型較簡略，雖能大致模擬崩潰特性，但崩潰期間 接面電容與內部電阻等皆會隨崩潰情況不同而即時變動，我們的固定模型無法模擬，導 致 Vout連帶 AQC 整體實際表現與模擬預期之間有所落差。

圖4-6、Vo端最短 dead time 崩潰訊號圖