4.2 製程及條件
4.3.2 N 2 O 電漿處理應用於鈷鈦酸閘極介電層電容
密度增加，因而具有較大的電容值。〈4-1〉式【40】為 N2O 電漿處理過程中，
電漿處理，能有越小的漏電流。其原因為功率越大，所造成對薄膜的損害越嚴重，
的樣本，因彼此的功率相差不大，所以在電性上並無太大的差異。
明顯的幫助。
4.4 結論
本章首先利用 N+佈植處理，對鈷鈦酸閘極電容結構，進行各種電性研究。
結果顯示，適當劑量的 N+佈植，有助於電容值的提升，且有減少介電氧化層中 固定電荷的趨勢。不過當 N+佈植劑量大到 2E15 cm-3時，反倒會使電容值有衰退 的現象，且平帶電壓往更負的方向偏移，這是我們不樂意見到的。而針對漏電流 方面，由於 N+佈植所帶來的氮摻雜，有抑制介電層在溫度為 800 度及 850 度結 晶的效果，因此在漏電流及崩潰電壓的比較上，仍然優於未經處理的樣本，且有 隨佈植劑量的增加，漏電流越小的趨勢。而在可靠性分析上，N+佈植處理的樣本 依然具有較佳的優勢，顯示 N+佈植處理，的確能為鈷鈦酸電容結構，帶來電性 上的提升。
第二階段我們探討利用 N2O 電漿處理，對鈷鈦酸閘介電層進行氧化後退火 的步驟。結果顯示，由於 N2O 電漿處理的過程中，釋放出許多的氧原子，填補 修復了鈷鈦酸介電層中的氧空缺，使得薄膜結構更加完整緻密，加上些許的氮含 量，在經過 880 度 RTA 製程後，有抑制鈷鈦酸薄膜結晶的效果，因此比較未經 處理的樣本，在電性上有更好的表現。
N+ (energy:10keV)
Oxidation (N2 : O2= 5000 sccm : 5000 sccm)
N2O plasma (350C , 5 min)(N2O=60sccm)
表 4.1 N+離子佈植及 N2O 電漿處理的樣本條件
WaferNo. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 No N+
implant ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ N+ 2E14 ★ ★ ★ ★
N+ 2E15 ★ ★ ★ ★
WaferNo. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
800CO5A5 ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ 850CO5A5 ★ ★ ★ ★ ★ ★
WaferNo. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
No plasma ★ ★
10 W ★ ★
15 W ★ ★
20 W ★ ★
RTA 880C ★ ★ ★ ★ ★ ★ ★ ★
Cacc (pF) EOT (A) Cfb (Pf) Vfb (V)
800 no 51.3 46.3 41.1 0.075 800 N+
2E14
53.8 45.6 43.1 0.30 800 N+
2E15
40.7 73.7 32.6 0.01 850 no 48.7 49.8 38.9 0.025 850 N+
2E14
51.2 47.8 40.9 0.18 850 N+
2E15
40.2 79.3 32.1 0.10
表 4.2 CoTiO3各種 N+佈植條件的等效厚度及平帶電壓比較
表 4.3 CoTiO3不同 N2O 條件的等效厚度及平帶電壓比較 Cacc (pF) EOT (A) Cfb (Pf) Vfb (V)
no N2O 56.7 60.8 45.4 0.38
N2O 10W 74.1 45.8 59.3 0.75
N2O 15W 75.0 45.5 60.0 0.60
N2O 20W 76.2 44.7 61.0 0.75
Vg (V)
-3 -2 -1 0 1 2 3
C (F)
0 10x10-12 20x10-12 30x10-12 40x10-12 50x10-12 60x10-12
no N+
N+ 2E14 N+ 2E15
圖 4.1 CoTiO3 800 度氧化退火處理各 5 分鐘，各種 N+佈植劑量之電 容對電壓比較圖
A=100um*100um
Vg (V)
Leakage current (A)
10-10 10-9 10-8 10-7 10-6 10-5
ln(-ln(1-p))
-4 -3 -2 -1 0 1 2
no N+
N+ 2E14 N+ 2E15
圖 4.3 CoTiO3 800 度氧化退火處理各 5 分鐘，各種 N+佈植劑量，在 Vg=1V 時之漏電流 weber 分布圖
Vbd (V)
2.0 2.2 2.4 2.6 2.8 3.0 3.2 3.4 3.6 3.8 4.0 4.2
ln(-ln(1-p))
-4 -3 -2 -1 0 1 2
no N+
N+ 2E14 N+ 2E15
圖 4.4 CoTiO3 800 度氧化退火處理各 5 分鐘，各種 N+佈植劑量之崩 潰電壓 weber 分布圖
圖 4.5 CoTiO3 800 度氧化退火處理各 5 分鐘，各種 N+佈植劑量之時 間相依介電質崩潰（TDDB）的比較
A=100um*100um
Vg (V)
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5
Ig (A)
10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2
fresh 100 sec
圖 4.6 CoTiO3 未經 N+離子佈植的樣本，以 2V stress 100 秒後的 Ig-Vg 圖（氧化條件為 800 度氧化退火各 5 分鐘）
A=100um*100um Substrate injection
Stress Vg=2V
Vg (V)
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5
Ig (A)
10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2
fresh 100 sec
圖 4.7 CoTiO3 N+離子佈植 2E14 的樣本，以 2V stress 100 秒後的 Ig-Vg 圖（氧化條件為 800 度氧化退火各 5 分鐘）
A=100um*100um Substrate injection
Stress Vg=2V
Vg (V)
-2 -1 0 1 2
C (F)
0 10x10-12 20x10-12 30x10-12 40x10-12 50x10-12 60x10-12
no N+
N+ 2E14 N+ 2E15
圖 4.8 CoTiO3 850 度氧化退火處理各 5 分鐘，各種 N+佈植劑量之電 容對電壓比較圖
A=100um*100um
Vg (V)
Leakage current (A)
10-10 10-9 10-8 10-7 10-6
ln(-ln(1-p))
-4 -3 -2 -1 0 1 2
no N+
N+ 2E14 N+ 2E15
圖 4.10 CoTiO3 850 度氧化退火處理各 5 分鐘，各種 N+佈植劑量，在 Vg=1V 時之漏電流 weber 分布圖
Vbd (V)
2.4 2.6 2.8 3.0 3.2 3.4 3.6 3.8 4.0 4.2
ln(-ln(1-p))
-4 -3 -2 -1 0 1 2
no N+
N+ 2E14 N+ 2E15
圖 4.11 CoTiO3 850 度氧化退火處理各 5 分鐘，各種 N+佈植劑量之崩 潰電壓 weber 分布圖
圖 4.12 CoTiO3 850 度氧化退火處理各 5 分鐘，各種 N+佈植劑量之時 間相依介電質崩潰（TDDB）的比較
A=100um*100um
Vg (V) Substrate injection
Stress Vg=2V
Vg (V) Substrate injection
Stress Vg=2V
Vg (V)
-3 -2 -1 0 1 2 3
C (F)
0 20x10-12 40x10-12 60x10-12 80x10-12
no N2O N2O 10W N2O 15W N2O 20W
圖 4.15 CoTiO3 經不同功率 N2O 電漿處理之電容對電壓比較圖
A=100um*100um
Vg (V)
Leakage current (A)
10-12 10-11 10-10 10-9 10-8 10-7 10-6 10-5 10-4
ln(-ln(1-p))
-4 -3 -2 -1 0 1 2 3
no N2O N2O 10W N2O 15W N2O 20W
圖 4.17 CoTiO3 經不同功率 N2O 電漿處理，在 Vg=1V 時之漏電流 weber 分布圖
Vbd (V)
2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5
ln(-ln(1-p))
-4 -3 -2 -1 0 1 2 3
no N2O N2O 10W N2O 15W N2O 20W
圖 4.18 CoTiO3 經不同功率 N2O 電漿處理之崩潰電壓 weber 分布圖
圖 4.19 CoTiO3 經不同功率 N2O 電漿處理之時間相依介電質崩潰
（TDDB）的比較
A=100um*100um
Vg (V) Substrate injection
Stress Vg=2V
Vg (V) Substrate injection
Stress Vg=2V
sample: no N2O plasma
Depth (um)
0.00 0.02 0.04 0.06 0.08 0.10
Secondary Ion Intensity (cts)
100
sample: N2O plasma 10W
Depth (um)
0.00 0.02 0.04 0.06 0.08 0.10
Secondary Ion Intensity (cts)
100
sample: N2O plasma 15W
Depth (um)
0.00 0.02 0.04 0.06 0.08 0.10
Secondary Ion Intensity (cts)
100
sample: N2O plasma 20W
Depth (um)
0.00 0.02 0.04 0.06 0.08 0.10
Secondary Ion Intensity (cts)
100
Depth (um)
0.00 0.02 0.04 0.06 0.08 0.10
Secondary Ion Intensity (cts)
102 103 104 105
no N2O N2O 10W N2O 15W N2O 20W
圖 4.23 氧原子的分布比較之 SIMS 圖
Depth (um)
0.00 0.02 0.04 0.06 0.08 0.10
Secondary Ion Intensity (cts)
100 101 102 103 104 105 106 107
no N2O N2O 10W N2O 15W N2O 20W
圖 4.24 鈷原子的分布比較之 SIMS 圖
Depth (um)
0.00 0.02 0.04 0.06 0.08 0.10
Secondary Ion Intensity (cts)
102 103 104 105
no N2O N2O 10W N2O 15W N2O 20W
圖 4.25 矽原子的分布比較之 SIMS 圖
第五章
結論
5.1 結論
本次的論文研究，是利用氮處理的方式，試圖改善高介電鈷鈦酸閘介電層電 容元件的特性。氮處理的方式共分為三種：（i）鈷鈦金屬氧化前的 N2+離子佈植
（ii）鈷鈦金屬氧化前的 N+離子佈植（iii）鈷鈦金屬氧化後之 N2O 電漿處理。以 下將為本論文的結果，做幾個總結：
（i）N2+離子佈植的確改善了鈷鈦酸電容在氧化溫度為 850 度及 900 度時的特 性，無論是電容或是漏電流的表現，皆優於未經處理的樣本。其原因主要為氮處 理抑制了鈷鈦酸高溫結晶的產生，使電容元件的漏電途徑減少。相反地，N2+離 子佈植對鎳鈦酸電容卻無改善的效果。主要原因是鎳金屬在高溫環境下容易擴 散，使得漏電流劇增，而造成 N2+佈植所帶來的影響並不顯著。所以在整體的比 較上，以鈷鈦酸電容，850 度氧化 10 分鐘，經劑量 2E14 cm-3 N2+離子佈植的樣 本，有最好的特性表現。
（ii）N+離子佈植的劑量越高，對於抑制鈷鈦酸薄膜結晶的效果越佳，因而表現 出越小的漏電流。不過當佈植劑量大到 2E15 cm-3時，反倒會使電容值有衰退的 現象，且造成大量的固定電荷產生，影響了平帶電壓的值，這是值得注意的地方。
在考量所有的因素之後，本人建議以 2E14 cm-3 的佈植劑量，來進行 N+離子佈植 的製程最為恰當。
（iii）N2O 電漿氧化後處理，填補修復了鈷鈦酸介電層中的氧空缺，使薄膜結構 更加完整緻密，加上少量氮原子有抑制結晶的效果，因此在電容値及漏電流等電 性的表現上，都有明顯的改善。而其中以功率為 15W 進行 N2O 電漿處理，在所 有的條件中，顯現出最理想的特性。
5.2 未來工作與建議
本次研究，利用氮處理的方式，雖然對鈷鈦酸閘介電層電容元件的特性有明 顯的改善，不過仍顯不足，由其在崩潰電壓的表現上，還有很大的進步空間。因 此本人在此提供幾個建議，給予後續欲研究此題目的人，作為參考。（1）N2+（或
N+）的佈植能量能調更低，使介電層內的氮含量能提高，且減少缺陷的產生。（2）
建議保留成長濕式氧化層的步驟，以減少金屬蝕刻對 corner 的地方造成過多缺 陷。（3）嘗試搭配 N2+（或 N+）離子佈植及 N2O 電漿處理，雙管齊下，以獲得 更佳的元件特性。
參考文獻
1. http://www.intel.com/.
2. Intrenational Technology Roadmap for Semiconductors, 1999 and 2001.
3. S. M. Sze, “Physics of Semiconductor Devices”, Second printing , July, pp.469-486.
4. Yuan Taur, Tak H. Ning, “Fundamentals of Modem VLSI Devices”, First published 1998, Reprinted 1999, pp.161, 187.
5. Mark I. Gardner, Sundar Gopalan, Jim Gutt, Jeff Peterson, Hong-Jyh Li, and Howard R. Huff, “EOT Scaling and Device Issue for High-k Gate Dielectrics”, IWGI 2003.
6. Tung Ming Pan, Tan Fu Lei, and Tien Sheng Chao, “Comparison of ultrathin CoTiO3 and NiTiO3 high- kgate dielectrics”,JOURNAL OF APPLIED PHYSICS”, VOLUME 89, NUMBER 6, pp.3447-3452, 15 MARCH 2001.
7. Tung Ming Pan and Tan Fu Lei, “High- k cobalt–titanium oxide dielectrics formed by oxidation of sputtered Co/Ti or Ti/Co films”, APPLIED PHYSICS LETTERS, VOLUME 78, NUMBER 10, pp.1439-1441, 5 MARCH 2001.
8. Tung Ming Pan, Tan Fu Lei, Tien Sheng Chao, Kuo Lih Chang, and Kuang Chien Hsieh, ” High Quality Ultrathin CoTiO3 High-k Gate Dielectrics”, Electrochemical and Solid-State Letters, 3 (9) pp.433-434 (2000).
9. Jack C. Lee, H. J. Cho, C. S. Kang, S. J. Rhee, Y. H. Kim, R. Choi, C. Y. Kang, C. H. Choi, M. Akbar, “High-K Dielectrics and MOSFET Characteristics”, 2003 IEDM, pp.4.4.1 - 4.4.4.
10. B Guillaumot, X Garros, F Lime, K Oshima, B Tavel, P Masson et al... , “Metal
2003 IEEE, pp.56-60
11. W.Vandervorst, B.Brijs, H.Bender, O.T.Conard, J.Petry, O.Richard, S.Van Elshocht, A.Delabie, M.Caymax, S.De Gendt, V.Cosnier, M.Green, J.Chen,
“Physical characterization of ultrathin high k dielectrics”, 2003 IEEE, pp.40-50.
12. E.P.Gusev, D.A.Buchanan, E.Cartier, A.Kumar, D.DiMaria, S.Guha, A.Callegari, S.Zafar et al…, “Ultrathin high-k gate stacks for advanced CMOS devices”, 2001 IEDM, pp.451-454.
13. .S.J.Lee, C.H.Lee, Y.H.Kim, H.F.Luan, W.P.Bai, T.S.Jeon, D.L.Kwong,
“High-K Gate Dielectrics for Sub-100nm CMOS Technology”, 2001 IEEE, pp.303-308.
14. G.C.F. Yeap, S.Krishnan and Ming-Ren Lin, “Fringing-induced barrier lowering (FIBL) in sub-100nm MOSFETs with high-K gate dielectrics”, ELECTRONICS LETTERS, 28th May 1998, vol.34, No.11, pp.1150-1152.
15. Fu-Chien Chiu, Jenn-Jyh Wang, Joseph Ya-min Lee, and Shich Chuan Wu,
“Leakage currents in amorphous Ta2O5 films”, J. Appl. Phys. 81(10), 15 May 1997, pp.6911-6915.
16. A.Paskaleva, E.Atanassova, T.Dimitrova, “Leakage currents and conduction mechanisms of Ta2O5 layers on Si obtained by RF sputtering”, Vaccum 58 (2000) pp.470-477.
17. Tung Ming Pan, , Tan Fu Lei, Huang Chun Wen, and Tien Sheng Chao,
“Characterization of Ultrathin Oxynitride (18–21 Å) Gate Dielectrics by NH3 Nitridation and N2O RTA Treatment”, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 48, NO. 5, MAY 2001, pp.907-912.
18. Chih-Wei Yang, Yean-Kuan, Shih-Fang Chen, Chun-Yu Lin, Ming-Fang Wang,
Mong-Song Liang , “Effective improvement of high-k Hf-silicate / silicon interface with thermal nitridation” , ELECTRONICS LETTERS 6th March 2003 vol.39 No.5, pp.421-423.
19. S.Inumiya, K. Sekine, S. Niwa, A. Kaneko, M. Sato, T.Watanabe, H. Fukui, Y.
Kamata, M. Koyama, A. Nishiyama, M.Takayanagi, K. Eguchi and Y.
Tsunashima, “Fabrication of HfSiON gate dielectrics by plasma oxidation and nitridation, optimized for 65nm node low power CMOS applications”, Symp. VLSI Tech. 2003, pp.17-18.
20. Katsuyuki Sekine, Seiji Inumiya, Motoyuki Sato, Akio Kaneko, Kazuhiro Eguchi and Yoshitaka Tsunashima, “Nitrogen Profile Control by Plasma Nitridation Technique for Poly-Si Gate HfSiON CMOSFET with Excellent Interface Property and Ultra-low Leakage Current”, 2003 IEDM, pp.4.6.1 - 4.6.4.
21. T. Watanabe, M. Takayanagi, R. Iijima, K. Ishimaru, H. Ishiuchi and Y.
Tsunashima, “Design guideline of HfSiON gate dielectrics for 65 nm CMOS generation”, Symp. VLSI Tech. 2003, pp.19-20.
22. A. Kaneko, Y. Kamata, M. Ono, M. Koyama, A. Nishiyama, Y.Kamimuta, C.Hongo, A. Takashima, D. Gao, S. Inumiya, K.Eguchi and M. Takayanagi,
“Plasma nitridation technique for the formation of thermally stable Hf-silicate gate dielectric with controlled nitrogen profile” Ext. Abst. of SSDM, 2002, pp.742.
23. A. L. P. Rotondaro, M. R. Visokay, J. J. Chambers, A. Shanware, R. Khamankar, H. Bu, R. T. Laaksonen, L. Tsung, M. Douglas, R. Kuan, M. J. Bevan, T. Grider, J. McPherson, L. Colombo, “Advanced CMOS Transistors with a Novel HfSiON Gate Dielectric”, Symp. VLSI Tech. 2002, pp.148-149.
H. Bu, M. J. Bevan, R. Khamankar, L. Colombo, “Reliability evaluation of HfSiON gate dielectric film with 12.8 Å SiO2 equivalent thickness”, IEDM Tech. Dig. 2001, pp.137-140.
25. Jer Chyi Wang, De Ching Shie, Tan Fu Lei,z and Chung Len Lee,
“Characterization of Temperature Dependence for HfO2 Gate Dielectrics Treated in NH3 Plasma”, Electrochemical and Solid-State Letters, 6 (10) pp.F34-F36 (2003).
26. Masato Koyama, Akio Kaneko, Tsunehiro Ino, Masahiro Koike, Yoshiki Kamata, Ryosuke Iijima, Yuichi Kamimuta, Akira Takashima, Masamichi Suzuki, Chie Hongo, Seiji Inumiya, Mariko Takayanagi and Akira Nishiyama, “Effects of Nitrogen in HfSiON Gate Dielectric on the Electrical and Thermal Characteristics”, 2002 IEDM, pp.849-852.
27. Chang Seok Kang, H.-J. Cho, K. Onishi, R. Choi, Y. H. Kim, R. Nieh, J. Han,S.
Krishnan, A. Shahriar, and Jack C. Lee, “Nitrogen Concentration Effects and Performance Improvement of MOSFETs Using Thermally Stable HfOxNy Gate Dielectrics”, 2002 IEDM, pp.865-868.
28. Hyung-Seok Jung, Yun-Seok Kim, Jong Pyo Kim, Jung Hyoung Lee, Jong-Ho Lee, Nae-In Lee, Ho-Kyu Kang, Kwang-Pyuk Suh, Hyuk Ju Ryu, Chang-Bong Oh, Young-Wug Kim, Kyung-Hwan Cho, Hion-Suck Baik, Young Su Chung, Hyo Sik Chang and Dae Won Moon, “Improved Current Performance of CMOSFETs with Nitrogen Incorporated HfO2-Al2O3 Laminate Gate Dielectric”, 2002 IEDM, pp.853-856.
29. Y. Morisaki, T. Aoyama, Y. Sugita, K. Irino, T. Sugii, and T. Nakamura,
“Ultra-thin (Teffinv
= 1.7 nm) Poly-Si-gated SiN/HfO2/SiON High-k Stack Dielectrics with High Thermal Stability (1050° C)”, 2002IEDM, pp.861-864.
Kwong, “Thermally Stable CVD HfOxNy Advanced Gate Dielectrics with Poly-Si Gate Electrode”, 2002 IEDM, pp.857-860.
31. D. Ishikawa, S. Sakai, K. Katsuyama, and A. Hiraiwa,
“Nitride-sandwiched-oxide gate insulator for low power CMOS”, 2002 IEDM, pp.869-872.
32. Hag-Ju Cho, Chang Seok Kang, Katsunori Onishi, Sundar Gopalan, Renee Nieh, Rino Choi, Siddarth Krishnan, and Jack C. Lee, “Structural and Electrical Properties of HfO2 With Top Nitrogen Incorporated Layer”, IEEE ELECTRON DEVICE LETTERS, VOL. 23, NO. 5, MAY 2002, pp.249-251.
33. Hong Bae Park, Moonju Cho, Jaehoo Park, and Cheol Seong Hwang, “Effects of plasma nitridation of Al2O3 interlayer on thermal stability, fixed charge density, and interfacial trap states of HfO2 gate dielectric films grown by atomic layer deposition”, JOURNAL OF APPLIED PHYSICS, VOLUME 94, NUMBER 3, 1 AUGUST 2003, pp.1898-1903.
34. Chihoon Lee, Jihoon Choi, Moonju Cho, Jaehoo Park, Cheol Seong Hwang, and Hyeong Joon Kim, “Arsenic penetration behavior and electrical
characteristics of As-doped n+ polycrystalline-silicon/high- k gate dielectric (HfO2 and Al2O3) films on Si (100)substrate”, APPLIED PHYSICS
LETTERS, VOLUME 83, NUMBER 7, 18 AUGUST 2003, pp.1403-1405.
35. Moonju Cho, Hong Bae Park, Jaehoo Park, and Cheol Seong Hwang, “Thermal annealing effects on the structural and electrical properties of HfO2 / Al2O3 gate dielectric stacks grown by atomic layer deposition on Si substrates”, JOURNAL OF APPLIED PHYSICS, VOLUME 94, NUMBER 4, 15 AUGUST 2003, pp.2563-2571.
36. Ben G. Streetman, Sanjay Banerjee, “SOLID STATE ELECTRONIC
37. Wai Shing Lau, Merinnage Tamara Chandima Perera, Premila Babu, Aik Keong Ow, Taejoon Han, Nathan P.Sandler, Chih Hang Tung, Tan Tsu Sheng and Paul K.Chu, “The Superiority of N2O Plasma Annealing over O2 Plasma
Annealing for Amorphous Tantalum Pentoxide (Ta2O5) Films”, Jpn. J. Appl.
Phys. Vol.37 (1998) pp.L435-L437 Part2, No.4B, 15 April 1998.
38. S.Kamiyama, H.Suzuki, H.Watanabe, A.Sakai, M.Oshida, T.Tatsumi, T.Tanigawa, N.Kasai, A.Ishitani, “Ultra-Thin TiN/Ta2O5/W Capacitor Technology for 1Gbit DRAM”, 1993 IEDM, pp.49-52.
39. S.C.Sun and T.F.Chen, “Leakage Current Reduction in
Chemical-Vapor-Deposited Ta2O5 Films by Rapid Thermal Annealing in N2O”, IEEE ELECTRON DEVICE LETTERS, VOL.17, NO.7, JULY 1996, pp.355-357.
40. S.C.Sun and T.F.Chen, “A New Post-Deposition Annealing Method Using Furnace N2O for the Reduction of Leakage Current of CVD Ta2O5 Storage Capacitors”, 1996 IEDM, pp.687-690.
41. W.K.Choi, L.S.Tan, J.Y.Lim, S.G.Pek, “Electrical characterization of RF sputtered tantalum oxide films rapid thermal annealed with Ar, N2, O2 and N2O”, Thin Solid Films 343-344 (1999), pp.105-107.
42. Sanghun Jeon, Chel-Jong Choi, Tae-Yeon Seong, and Hyunsang Hwang,
“Electrical characteristics of ZrOxNy prepared by NH3 annealing of ZrO2”, APPLIED PHYSICS LETTERS, VOLUME 79, NUMBER 2, 9 JULY 2001, pp.245-247.
作者簡介
姓名：黃宗彬 Tzung-Bin Huang 姓別：男
籍貫：台灣省宜蘭縣
學歷：國立交通大學電子物理研究所碩士班
私立中原大學物理學系 國立宜蘭高級中學
論文題目：利用氮處理改善鈷鈦酸高介電閘極氧化層
Nitrogen Treatment on CoTiO3 High-k Gate Dielectrics 指導教授：趙天生 博士