行政院國家科學委員會專題研究計畫 成果報告
總計畫(I)
計畫類別： 整合型計畫 計畫編號： NSC93-2215-E-002-018- 執行期間： 93 年 08 月 01 日至 94 年 07 月 31 日 執行單位： 國立臺灣大學電子工程學研究所 計畫主持人： 劉致為 共同主持人： 劉國辰，張書通 計畫參與人員： 李秋宗 報告類型： 精簡報告 處理方式： 本計畫可公開查詢中 華 民 國 94 年 9 月 28 日
行政院國家科學委員會補助專題研究計畫成果報告
※※※※※※※※※※※※※※※※※※※※※※※※
※ ※
※ ※
※※※※※※※※※※※※※※※※※※※※※※※※
計畫類別：□個別型計畫 ■整合型計畫
計畫編號：NSC 93－2215－E－002－018－
執行期間：93 年 08 月 01 日至 94 年 07 月 31 日
計畫主持人：劉致為
共同主持人：劉國辰、張書通
計畫參與人員：李秋宗
成果報告類型(依經費核定清單規定繳交)：■精簡報告 □完整報告
本成果報告包括以下應繳交之附件：
□赴國外出差或研習心得報告一份
□赴大陸地區出差或研習心得報告一份
□出席國際學術會議心得報告及發表之論文各一份
□國際合作研究計畫國外研究報告書一份
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、
列管計畫及下列情形者外，得立即公開查詢
□涉及專利或其他智慧財產權，□一年□二年後可公開查
詢
執行單位：國立台灣大學電子工程學研究所
中 華 民 國
94 年 7 月 31 日
前瞻矽鍺/高介電質/金屬閘極元件及模組技術 –總
計劃(I)
行政院國家科學委員會專題研究計畫成果報告
前瞻矽鍺/高介電質/金屬閘極元件及模組技術 –總計畫(I)
計畫編號：NSC 93－2215－E－033－003－
執行期限：93 年 08 月 01 日至 94 年 07 月 31 日
主持人：劉致為 國立台灣大學電子所
共同主持人：張書通 私立中原大學電子系
劉國辰 私立長庚大學光電所
計畫參與人員：
一、中文摘要 本整合型總計畫將以high k、SiGe及 metal gate(子計畫三與子計畫四)三項模組 技術為主，模擬並設計新型元件、 MOS 電子元件及光電元件(子計畫一)，因為要增 加 CMOS的附加價值，如光電元件及記憶 體元件可擴大CMOS的應用市場，是需要 學校發展創意與理論分析的好題目，而 CMOS元件本身的scaling，在本計畫則是在 理論分析與模擬(子計畫一)，與模組驗證 (子計畫三與四)上來進行研究 。本計畫研 究SiGe、high k、metal gate 三項技術並加 以整合成模組技術。 各子計畫的摘要如下。 子計畫一： 蒙地卡羅模擬軟體 ISE-SPARTATM來 模擬分析在應變矽N 型及 P 型金氧半場效 電晶體中，當有效通道長度漸次縮短至 10nm 時，因應變而造成之效能提升的情 形。當應變矽/鬆弛矽鍺結構之 N 型及 P 型 金氧半場效電晶體在其矽鍺基板之鍺濃度 為 40%，且有效通道長度僅剩 10nm 時， 所得到之驅動電流增益仍能個別維持在 25%與 17%。 研究以矽鍺為中心體的應變矽新型鰭 形三閘場效電晶體其電特性。發現由於應 變矽通道的遷移率增加與異質接面的侷限 電子效果，使其在 NMOS 的 subthreshold 上有不錯的改善。而 PMOS 則因異質接面 對電洞會形成埋層通道效應，所以改善情 況不是很好，但使用漸變矽鍺界面後，其 情況以大幅改善。研究 MOS 結構之 Ge/Si QDIPs 在長波 長偵測器應用上 3-10μm 的特性，並利用 K.P 理論計算由 wetting layer 造成之矽/ 鍺價電帶結構的次能帶，與可能之吸收頻 譜躍遷，並與實驗之 PL 比較，驗證 3-10μm 的響應來自於 wetting layer。 子計畫三： 由於半導體工業之製程技術快速發 展，過去以尺寸微縮的方式，藉由元件個 數的提升來增加其傳輸之速度。然而發展 至今，傳統以矽(Si)為基底之元件，因受到 本身基底材料特性之限制，若欲持續在使 元件之尺寸向下微縮，將造成許多製程上 之影響。因此，我們尋求以碳和矽之間所 形成的異質接面及利用其晶格不匹配等特 性所成長出的應變碳化矽/矽基板當成新的 基底材料，以延續摩爾定律模式並持續發 展新世代的微電子技術。子計畫三主要的 研究了(1)應變碳化矽當基板製作之二氧化 鉿薄膜電容器的製程開發。(2)高介電係數材 料應用在碳化矽基板之漏電流機制分析能 力建立。 子計畫四： 光電產業被認為是下一個具有發展潛 力的明星產業。目前全球光電元件的產值 約佔整個半導體產業的6 % (10 B 美金)，
並且其比重會隨著時間繼續增加。以2002 年為例，台灣光電產業產值即高達3000 億 新台幣，其中光電顯示器及光儲存產品佔 大多數，而光通訊用元件及發光、光偵測 元件則相對較少。而在這些光電產品中， 矽基元件多用在CMOS image sensor（數位
照相用），liquid crystal on Si（顯示器用），
及array waveguide grating(光通訊用)上。因
此若是能利用CMOS 產業所發展的技術
來製造光電元件，增加矽的功能（有人稱
為 “silicon+” ） ， 即 是 研 究 CMOS
optoelectronics的目的。本研究即希望能利
用先進的矽鍺、high k 及metal gate 技術並
結合其他子計畫來製成新型量子光電元件 及高頻光通訊用零組件。
關鍵詞：矽鍺、應變、遷移率、量子點、 矽碳、高介電材料、金屬閘極
Abstract
The main project covers three module technologies, including high K, SiGe and metal gate (subproject 3 & 4), and four device technologies including simulation and modeling of nano-scaled electronic and optoelectronic devices ( subproject1), MOS electronic device (subproject 3), and CMOS optoelectronics (subproject 4). Based on the concept that “It will be CMOS, if CMOS can do,” we try to extend the CMOS kingdom to new applications using CMOS-based new technologies. In this main project, SiGe, high k, and metal gate technologies have been investigated and integrated in the modulus technology.
The abstracts of subprojects are scheduled as following.
Subproject 1:
A commercial Monte Carlo simulator ISE-SPARTATM was used to simulate the strain-induced performance enhancement in N- and P-type strained Si MOSFETs with Leff scaling down to 10nm. When the
effective gate length of N- and P-type MOSFETs with Ge content of 40% in SiGe substrate are close to 10nm, the on-current still has 25% and 17% enhancement,
respectively.
Strained Si surrounding the SiGe embedded body on a SOI (silicon on insulator) substrate forms a novel Tri-gate FET. This novel device with the enhanced carrier mobility and heterojunction confinement is demonstrated with greatly improved performance for NMOS by 3-D simulation. The PMOS is not improved as much as NMOS due to the buried channel at the Si/SiGe abrupt heterojunction. Using grade-back layer among strained Si and relaxed SiGe body can significantly improve the performance of PMOS. The MOS Ge/Si QDIPs for 2~10μm are successfully demonstrated. Since the Ge wetting layer could be seem as simply quantum well structure, the valance band bound state energy is calculated by k p method. By ‧ calculating the total intersubband transitions, a absorption peak is located at 7.5μm. From PL spectrum and the theoretical calculation results, the quantum dot structure is responsible for 2~3μm response with high operation temperature and the wetting layer structure (quantum well) is responsible for 3~10μm response.
Subproject 3:
A high-quality ultra thin HfO2/Hf silicate
film is deposited on tensile-strained-SiC alloy layers using the HfO2/Hf gate stack technique. The electrical characteristics of Pt/Hf-silicate/SiC/p-Si/Al structures are similar to those of Pt/Hf-silicate/p-Si/Al structures. The significant improvements in the electrical characteristics such as leakage current, effective dielectric constant, interface state density and fixed oxide charge density are observed for HfO2/Hf gate stacks as compared with HfO2 films on SiC alloy layers. Using this gate stack technique, a high dielectric constant (~15.5) for HfO2/Hf
silicate can be obtained, and this technique can be applied to fabricate ultra short SiC surface channel metal oxide semiconductor field effect transistor (MOSFET) devices.
Subproject 4:
The optoelectronics industry is a star industry with potential. The value of output in optoelectronics devices is about 6 percentages (10 B US dollar) of total
semiconductor industry, and it will be increased with time. For example, the value of output in optoelectronics industry in Taiwan is 3000 hundred million, which is almost contributed by display and storage. The optical communication, emitting, optical detection device have few contribution to the value of output in optoelectronics industry. In the past, the COMS image sensor (for digital camera), liquid crystal on Si (for display), and the array waveguide grating (for optical communication) are all Si base device. So that it is the purpose for researching COMS optoelectronics to enhance the function of Si (called “silicon+”) if the optoelectronics device can be made of COMS technology. The combination of advance SiGe, high k, and metal gate for novel quantum optoelectronics device and high frequency optical communication is purpose in this research.
Keywords: SiGe, strain, mobility, Quantum
Dot, SiC, high K, metal gate 二、緣由與目的 不論技術的困難與成本的增加，元件 的縮小化提供了極大的空間能夠提昇主流 矽工業的進步。根據『只要是CMOS 能做 的，就用CMOS 做』的概念，我們試圖能 夠透過提出對於奈米尺寸的CMOS 相關 之新電子與光電元件模型與模擬來擴大 CMOS 王國之版圖。在本子計畫中，對於 創小尺寸以矽鍺為基底的應變矽MOSFET 元件與新型鰭形場效電晶體元件與鍺量子 點紅外線偵測器在光電元件應用將深入之 理論研究與分析。透過模擬與模型建立的 方式來研究奈米尺寸矽鍺元件。(子計畫一 之緣由與目的) 傳統以矽(Si)為基底之元件，因受到本 身基底材料特性之限制而無法在有效的增 加其傳導之遷移率，根據文獻[1]指出此種 基板將有效地提升電子與電洞的載子遷移 率，並且在尺寸持續鎖小，造成通道長度 逐漸的微小化時，所引起的短通道效應也 可因碳原子的引進至短通道內而大大的阻 止 硼 的 擴 散 [2] 及 摻 雜 的 輪 廓 退 化
(retrograde doping profile)[3~5]。然而，應 變矽需要生長厚的鬆馳的矽鍺基底，因此 造成材料內有許多缺陷，因此我們使用 Tensile-strained SiC為研究對象。另一方 面，本子計劃三也探討應用於碳化矽基板 的漏電流探討。(子計畫三之緣由與目的) 對光電元件來說，響應和頻寬為相當 重要的規格。本子計畫希望配合其他子計 畫以及本計畫所研究之SiGe、high k及metal gate技術，整合製造出高響應及高頻寬的 CMOS光電及量子光電元件，包含用於光 通訊之850，1300，1550 nm MOS發光二極 體 (LED)及光偵測器，常溫長波長紅外光 偵測器(2~20μm)，以及利用高介電值材料 之波導等，即為本子計畫四之目的之一， 相信必會對我國高階光電產品的研發有所 助益。光電產業約可分為以下幾大類：光 電顯示器（如液晶螢幕，手機顯示螢幕 等），光儲存裝置（可複寫式光碟片）， 光學元件（用於影印機，掃描器，數位相 機等），光電元件（光發射及光偵測器， 光耦合元件），光通訊用零組件，以及其 他應用（如醫療雷射）等。目前我國的光 電產業產值以光電顯示器及光儲存裝置為 主，光學元件及光電元件次之，而光通訊 系統則是政府及民間近年大力投資的目 標。本子計畫四希望能整合其他子計畫以 提升我國的半導體及光電產業競爭力，具 有相當的意義及重要性。(子計畫四之緣由 與目的) 三、研究方法與成果 [子計畫一部分] 第一部份：MOSFET 元件結構為在鬆弛矽 鍺層(Si1-xGex)上磊晶矽薄膜之應變矽結構 (如圖一。此金氧半場效電晶體含淺摻雜結 構(LDD)，氧化層厚度為 2nm，矽薄膜厚度 約為20nm，有效通道長度為 10 至 75nm。 矽薄膜上之應力會使汲極與源極的As 和 P 摻雜擴散距離增加，以Lgate=100nm 而言， 其有效通道長度僅50nm。我們研究應變矽 從有效通道75nm 至 10nm 等四種不同長度 之驅動電流，以及分析應變前後之元件特 性。圖二為最小有效通道長度Leff=10nm 條
件下未應變以及應變後之 NMOSFET 輸出 特性。圖中<110>與<100>通道之不對稱性 在應變後仍可輕易觀察到。在線性區時， 兩者的汲極電流與低電場時之一般塊材 (bulk)元件的電流相同，這代表介面粗糙散 射(surface roughness scattering)不會影響對
稱性[1]。非對稱特性只有在高汲極電壓 時 ， 會 使<100> 方 向 之 通 道 汲 極 電 流 較 <110>方向高出 10%。由圖三可得知，儘管 由應變所產生的 NMOSFET 驅動電流增強 隨著有效通道長度縮短而減少，但仍然維 持相當的增量。此圖中也同時顯示在<110> 方向有效通道長度Leff=67nm 時，所對應之 35%的驅動電流增強符合文獻 [2]中圖 10 所量測出的結果。圖四為 NMOSFET 驅動 電流增強與應變的關係圖，其中有考慮文 獻[3]中提及之低電場遷移率效應。低電場 時電子遷移率的增強在鍺濃度為 20%時呈 現飽和，但模擬顯示驅動電流至鍺濃度到 40%為止仍然呈上升趨勢，原因可能是因 為電子 transient velocity overshoot 現象所
導致。由圖五中可得知 PMOSFET 汲極電 流 在 所 有 偏 壓 條 件 下 皆 隨 應 變( 鍺 濃 度 0%~40%)而提升。而 PMOSFET 之驅動電 流與通道長度以及應變大小的關係則顯示 於圖六，由其中可得知驅動電流增強會隨 著通道長度縮小而減少。然而當鍺濃度為 40%時，在通道長度 (Leff) 為 10nm 時仍有 約17%的驅動電流增益。 第二部分[4-9]：模擬了新型鰭形結構之 MOSFET 電晶體的直流特性。圖七為元件 結構圖。其中 NMOSFET 的次臨界斜率 S 與臨界電壓隨鰭形的寬度與長度尺寸大小 變化情形如圖八與圖九。發現鰭越寬對次 臨界斜率越不好，同時對臨界電壓也會越 負。有矽鍺為中心體的應變矽鰭形元件相 對沒有中心體的傳統元件在次臨界斜率上 要好一些。對於 PMOSFET 而言，由於異 質接面的關係，使其會有較嚴重的埋層通 道產生，也就是在矽鍺中心體也會有導通 電洞產生。經過改良，我們採取在Si/SiGe 界面用漸變矽鍺接面方式來改善此一缺 點，其結果比較如圖十與十一所示。本部 分模擬之結果可透過改變閘極的功函數變
成 metal gate 與氧化層介電係數變成 high
k，其影響主要在於臨界電壓的偏移，可透 過適當之設計使其達到 ITRS 與一般電路 設計上之要求。 第三部分[10-12]：我們研究如圖十二鍺量 子點結構應用在偵測器上的理論分析。從 如圖十三的響應度實驗上發現在7.5μm 的 地方有強的響應度峰值。因為從鍺濕層 (wetting layer)來看可被視作簡單的量子 井，因此，我們利用了k.p 的方法計算價帶 中的束縛態如圖十四所示。透過計算總的 谷間次能帶(intersubband)躍遷如圖十五所 示，發現吸收峰值大約在7.5μm 左右，與 實驗值相符。2-3μm 由 PL 實驗已驗證為鍺 量子點所造成。因此，我們推論 3-10μm 的響應是由濕層所造成。 [子計畫三部分] 製 程 開 發 的 是 使 利 用 UH-CVD
(ultra-high-vacuum chemical vapor deposition)成長應變碳化矽合金的基板，之 後 並 在 矽 化 碳 基 板 上 成 長 一 層 Cap Si layer，再沉積二氧化鉿(HfO2)薄膜。待薄膜 成長完後，經由熱退火處理及閘極金屬的 沉積，製作成MOS 電容的結構。 對於應變碳化的薄膜的品質是利用X 光繞 射儀(X-ray diffractometer, XRD)分析， 由圖 1-1 所示可證實所成長的碳化矽合金 基板，的確存在伸張應變力。由於基板與 HfO2間形成一較厚之界面而大大影響電容 之等效介電常數及不預期之高漏電流密度 與界面狀態密度。為了改善此界面所造成 之不良之結果，已有文獻[18][19]指出在沉 積 HfO2薄膜前，先沉積一層 Hf 金屬將可 有效地將阻止氧擴散至矽晶圓表面且與其 反應加入Hf metal 在 HfO2與矽基板之間， 提高介電常數，降低 EOT，改善接面電荷
密度。由圖 1-2(a)(b)結果比較得知，先沉 積Hf 薄膜(1min)，可以觀察到在累積層的 電容值明顯增加且分散效應可獲得改善。 由上述結果，我們接著設計一系列HfO2/Hf 的結構長在應變矽與矽基板上的比較。 從 C-V 電性量測，所量測的電容在
Depletion region，其電容有顯著 kink 現象
產生，如圖1-3(a)及圖 1-3(b)所示，表示在 HfO2 氧化層與基板的界面處，有一些的 trap state，而造成接面電荷密度(Dit)存在， 基板及 HfO2 界面處有可能因碳(C-related) 擴散至此所造成。 等效電容厚度(CET)的變化將隨著 Hf 金屬 沉積時間的增加而遞減。主要原因是Hf 之 陰電性(Electronegativity)比 O 之陰電性來 的強，所以在界面處O 逐漸被 Hf 取代，而 形成Hf-rich 之矽酸鹽結構(Silcate)之界面。 由圖1-4(a)(b)結果可以知道，Hf-silicate 可 以有效的降低界面的厚度及界面狀態密 度。在磁滯現象(Hysteresis)及溫度對平帶電 壓(Vfb)的討論，利用量測高頻 C-V 圖形， 掃描電壓由累積區到反轉區後，再從反轉 區掃至累積區，以觀察介電質中兩條曲線 的電壓差(ΔV)及其穩定度之情形。由圖 1-5，矽基板與應變碳化矽基板的 Vfb電壓 分別為0.77 V 與-0.09V，而造成此平帶電 壓 的 差 異 在 於 應 變 碳 化 矽 基 板 中 的 Conduction band edge 較低的關係。且其磁 滯電壓分別為~90mV(Si)及~70mV(SiC)。而 為了量測Vfb穩定度的情形，我們設計在不 同溫度下(25℃~125℃)，造成 Vfb偏移的變 化量。由於溫度升高在基板處產生較多載 子，而載子注入到界面處，使得 trapping 和de-trapping 的現象會明顯增加。由圖 1-6 比較，以應變碳化矽的試片所造成ΔVfb偏 移的量更為嚴重。本計劃研究成果首先於 International Conference on Solid State Devices and Materials 2004[20]發表。本實
驗對漏電流做相關的分析，對於 HfO2/Hf
結構與直接沉積HfO2做比較。為了要證實
界面的成份，我們利用 XPS 材料分析方
式。從圖 1-7 ，XPS 可發現，Hf 4f7/2 的
binding energy 為 18.4eV，比起 HfO2 的 16.5~17eV 還高了 1~1.5eV，可以知道此鍵 結為Hf-O 鍵結；由圖一(b)可以發現 Si 2p 兩個峰值的距離為 3.4eV，小於 SiO2中 Si 2p 峰值間的距離(4.4eV)，由此可知此鍵結 為 Hf-silicate。由於沉積一層 Hf 金屬可有 效地將阻止氧擴散至矽晶圓表面與其反 應，可改善不預期的高漏電流密度，由圖 1-8 可觀察使用 HfO2/Hf 結構，漏電流可明 顯獲得改善。 本 研 究 成 果 陸 續 發 表 於2005 Japanese Journal of Applied Physics[21]。如圖2-1，
以應變碳化矽當做基板的試片，發現VFB
偏移了-30mV，由下列公式(1)可以發現， 產生偏移的主要原因為電子親和力以及能 隙 的 隨 著 碳 濃 度 不 同 而 改 變 ， 造 成 conduction band offset( E△ c)改變(圖2-2)。
2
FB g f B oxE
Q
V
q
C
χ
ψ
= +
+
−
(1) [10] 如 圖2-3 ， 我 們 發 現 在 反 轉 區 中 ， 成 長 Hf-silicate在SiC基板上的漏電流比成長在 Si基板大，主要的原因為Hf-silicate/SiC之 間的介面本身的缺陷就比較多，因此在介 面 會 有 較 多 的trapping 以 及 de-trapping 現 象，造成漏電流較高。 而 計 畫 中 另 一 個 重 點 研 究 ， 在 於 HfO2/Hf-silicate堆疊結構應用於碳化矽基 板的漏電流探討。討論的方法是要將我們 所實際量測到的漏電流數值作出一些轉 換，並且考慮各個機制不同的電場和漏電 流關係，配合各種機制做出不同的關係轉 換 。 利 用 Frenkel-Poole (F-P) andSchottky-emission (S-E) plots得到主要漏電
流來自於HfO2/Hf-silicate堆疊結構裡存在
著interface trap 、 bulk trap 和 de-trapping behaviors。由圖3-1得知，在不同的電壓範 圍之內有特定漏電流機制所主導。並在 Schottky-emission (S-E) plot( 圖 3-2) ， 在
substrate injection情況下討論Band offsets (∆Ec)；gate injection的情況下探討Barrier height(ΦB)。利用漏電流機制的模組，解釋 分析並比較用矽基板以和應變碳化矽基 板，在電特性上的差異。上述研究成果即 將發表於期刊上。 [子計畫四部分] 第一部份：矽鍺光電元件 對偵測器光電元件來說，響應和頻寬 為相當重要的規格。製造出高響應及高頻 寬的量子光電元件，例如常溫長波長紅外 光偵測器(2~20μm)，是相當具有挑戰性 的。因此除了利用半導體可吸收光能量而 產生電子電洞對的特性之外，再者利用鍺 量子點結構所製作的金氧半光偵測器更可 應用於長波長紅外光偵測上。紅外光偵測 器在軍事，醫療及天文觀測上均有相當大 的用處，目前多為III-V 族元件所製造，成 本相當高，而利用矽鍺材料異質接面產生 的量子侷限(quantum confinement)現象，亦 可應用於紅外光偵測上。其原理是在逆向 偏壓時的金氧半結構可以有效的減少導因 於穿透氧化層的暗電流效應。被紅外線暴 露在矽/鍺量子點/量子井所激發的電洞，可 以藉著在P型半導體的relaxation，而傳輸進 入背面的電極。delta摻雜在量子點/量子井 裡可以有效的增加responsivity。因為電洞 濃度的增加，介於矽鍺間價電帶的差異， 造成在鍺量子點(井)的不連續的量子態，電 洞的transition能量由量子點(井)裡的能帶 結構所決定。 一個利用超高真空/化學氣相沉積(圖 一)所長成具有3nm wetting層，二十週期的 自對齊鍺/矽量子點，被做成金氧半穿隧式 二極體。利用了低溫液像沉積的技術，而 具有濃度10-19 cm-3 的硼，在鍺量子點成 長時被導入。圖二顯示NMOS 量子點紅外 線光偵測器的IV特性，逆向偏壓時金氧半 穿隧二極體的暗電流，由空乏區還有矽/二 氧化矽表面缺陷之熱產生電子電洞對所主 宰。在累積偏壓時電子流從鋁電極穿透到P 型基板 在紅外線照射及逆向偏壓時，被限 制的電洞可以被激發形成光電流。一個 3.5-5微米的吸收已經在小偏壓時被明顯的 觀察到(圖四)。 而2-3微米在15K偵測的吸 收responsivity為 0.15 ma/W，起因於在鍺 量子點P型delta-摻雜，其responsivity約比為 摻雜的量子點紅外線光偵測器大100倍。然 而暗電流還是因為更多的電洞從量子點的 熱激發而增加。操作溫度因為暗電流上升 而降低。操作溫度和responsivity其中之一 高，另一個自然就會下降。 如前所示量子 點紅外線光偵測器元件可以用於2-3微米 的偵測且低於180K運作如圖5所示。在電致 發光量子點訊號的低能量邊緣頻譜相當於 介於矽導帶與鍺的價電帶束縛態的能量 差。因此矽鍺的能位障推算約為0.4電子伏 特(3.1微米) 長波長偵測如3.5-5微米來自 這量子點的intraband躍遷。delta 摻雜也被 導入金氧半矽鍺量子井紅外線光偵測器， 此結構與量子點元件相似，但量子點被五 層3奈米厚的Si0.7Ge0.3量子井所取代，外加 不同電壓的頻譜響應如圖七所示，量子井 元件的吸收波長為一到較長的波長處，因 為量子井元件的限制能量較量子點小，在 VG=5且15K峰值responsivity為1.8 ma/W。 矽鍺量子井偵測器有較量子點偵測器有較 大的responsivity，被光激發的電洞可能會 被之後的量子點/量子井層所捕陷。在量子 井元件裡被捕陷的電洞較容易被熱激發導 因於較小的限制能量，這將導致比量子點 元件有較大的responsivity。量子井結構在 吸 收 光 譜 低 於3 微 米 以 下 亦 有 較 大 的 responsivity，在低溫時3微米的的吸收波長 包含interband &intraband transition，在高溫 時似乎只有 interband transition被觀察到。 第二部分：high-k & metal gate
MOSFET 之閘疊為決定元件動作最 重要的控制開關，隨製程持續微縮，閘疊 絕緣層厚度必須隨之愈來愈薄以維持對電
晶體的良好控制能力與提高元件驅動能力 (因為汲極輸出電流大小與閘極介電層的 電容成正比) ，同時可改善短通道效應。 以現今製程能力，SiO2為材料之絕緣層厚 度可以微縮達到12Å，僅相當於三層SiO2 原子堆疊的厚度，實已接近獲得高品質且 平整閘極絕緣層之物理極限。特別是當氧 化層小於3 nm 時，由於直接穿隧(direct tunneling)機率的增強，引起閘極電流急遽 的增加。另一方面，當氧化矽厚度小於1.3 nm 後，實驗上發現元件的驅動力不再隨厚 度縮小而增強，因閘極寄生電阻有關反而 呈退化的情形。由上面的說明可知，發展 替代SiO2的高介電係數(high-k)閘疊絕緣層 材料與模組技術已是刻不容緩且勢在必行 的關鍵技術。又因為high-k的成長溫度比 SiO2來的低，所以可以將其應用在矽鍺基 板上，使其元件獲得較高的遷移率。 圖一為氧化蛤在矽和矽鍺基板上的穿 隧電子顯微圖片。a 是在矽基板，b 是在矽 鍺基板上用 600oC 退火 c 是在矽基板，d 是在矽鍺基板用 900oC 退火。只要用相同 的退火溫度，矽鍺基板與氧化蛤的介面 層，就會比矽基板上的介面層來的厚,如此 可知，對於高溫的退火而言，矽基板的熱 穩定性還是比矽鍺來的好。圖二是用來說 明 氧 化 蛤 在 矽 和 矽 鍺 基 板 上 的 flatband voltage 與介面缺陷密度 (Dit) 隨著不同 的 退 火 的 溫 度 的 特 性 變 化 。 由 flatband voltage 在矽或是矽鍺基板上的變化，可以 得知,高溫退火應該是會產生負的電荷(包 含介面與介電層內的電荷總和)。接下來再 圖三中可以了解到氧化蛤在矽和矽鍺基板 上的介面缺陷密度 (Dit) 隨著不同的量測 頻率的特性變化。由介面缺陷密度在矽鍺 基板上由低頻往高頻的時候，有明顯的減 少，因為在矽鍺基板上的介面缺陷密度大 都是slow traps所以才會跟不上高頻的量 測。由於higk-k材料與poly Si的介面會產生 額外的氧化層以及poly depletion的現象需 要克服，所以搭配metal gate也是研究high-k 材料中重要的一環。由圖四中可以看出在 成長TaN時不同的氮氣的流量之下電容值 的變化。根據PMA900oC的趨勢變化，可 以看出在氮氣流量超過13 sccm 時，電容的 消散現象就十分嚴重。接下來可以從圖五 中得知在不同的氧化層厚度之下金屬功函 數對氮氣的流量的關係。很明顯的隨著氮 氣流量的增加功函數也為之上升，但是依 超過13 sccm之後的趨勢就不固定，這個可 以由圖四的電容消散現象加以解釋。最後 在圖六說明了high-k材料在光電元件上的 應用，其中氧化蛤在矽基板上的光強度經 過10000秒的定電流破壞的特性變化。有分 別使用氫氣及氚氣退火去改善介面特性， 很明顯可以看出，氚氣退火擁有比較穩定 介面特性，且能夠經過長時間的電流破壞。 四、結論與討論 [子計畫一部份] 我們已研究了以矽鍺為基底的應變矽 MOSFET 元件的直流電特性，發現即使有效 通道長度縮小至 10nm 人仍有 15%以上的驅 動電流增強，顯見應變工程對元件縮小化 上仍扮演重要的角色。對於新型的鰭形場 效電晶體，則是以矽鍺為鰭的中心體，來 產生應變矽通道，此一結構對 NMOS 較佳， PMOS 會有埋層通道效應出現，經由矽鍺漸 變層的採用，可大大改善此一問題。此外， 對於鍺量子點 MOS 結構偵測器，我們成功 以理論計算釐清其 3-1 0μm 之響應為來自 鍺濕層的貢獻。 [子計畫三部份] 在這次的研究計畫中，首先是利用了 二氧化鉿(HfO2)高介電係數閘極氧化層材 料並選擇磊晶的方法來沉積出碳化矽/矽之 基板來提升載子之遷移率。而從其它一些 期刊資料的查詢，還有其它可以提升載子 之遷移率的方法。可以採用沉積碳化矽/矽 之基板的製程，例如，可以考慮採用ALD 等的高品質薄膜層積技術。藉由這種方 法，可盡量將磊晶層的缺陷濃度降至最 低，進而達到基板這方面的變因趨近最
小。為了可以朝這個目標作出更進一步的 研究，我們必須要對其它許多種的基板材 料之材料特性和製備方法及參數作出更進 一步的了解。 由於這次的實驗中，我們沉積二氧化 鉿(HfO2)高介電係數閘極氧化層材料時是 利用濺鍍的製成方式，而在使用這種製程 方式時，其會對元件的介面和材質本身產 生一些物理性之破壞。因此，在製程中所 產生的界面層會有許多需要進一步實驗的 必要。除了在這次實驗中我們所使用到的 濺鍍法以外，製備高介電係數閘極氧化層 的方式其實還是有非常多種不同的方式 的。從一些其它的研究團隊中，我們就可 以看到有很多團隊是利用化學氣態沉積 (CVD) 的製程方式來備製二氧化鉿(HfO2) 高介電係數閘極氧化層材料，而從他們的 資料來看，對這一方面做一些修正對提升 元件之特性還是有相當大的潛力的。 [子計畫四部份] 在矽鍺光電元件方面，我們研究了以超高 真空/化學氣相沉積具有 3nm wetting 層，二 十週期的自對齊鍺/矽量子點，被做成金氧 半穿隧式二極體。利用了低溫液像沉積的 技術，而具有濃度10-19 cm-3 的硼，在鍺 量子點成長時被導入。在小偏壓時發現一 個3.5-5 微米的吸收峰值，而 2-3 微米在 15K 偵測的吸收responsivity 為 0.15 ma/W，起 因 於 在 鍺 量 子 點 P 型 delta- 摻 雜 ， 其 responsivity 約比為摻雜的量子點紅外線光 偵測器大 100 倍。然而暗電流還是因為更 多的電洞從量子點的熱激發而增加。操作 溫度因為暗電流上升而降低。操作溫度和 responsivity 其中之一高，另一個自然就會 下降。 已成功製作出量子點紅外線光偵測 器元件可以用於 2-3 微米的偵測且低於 180K 運作。以理論與實驗推測出，長波長 偵測如3.5-5 微米來自這量子點的 intraband 躍遷。對於delta 摻雜被導入金氧半矽鍺量 子井紅外線光偵測器，其量子點被五層 3 奈米厚的 Si0.7Ge0.3量子井所取代，對於外 加不同電壓的頻譜響應進行研究，研究指 出量子井元件的吸收波長為一到較長的波 長處，因為量子井元件的限制能量較量子 點小，發現在VG=5 且 15K 峰值 responsivity 為1.8 ma/W。結果發現矽鍺量子井偵測器 有較量子點偵測器有較大的 responsivity， 被光激發的電洞可能會被之後的量子點/量 子井層所捕陷。此外，在量子井元件裡被 捕陷的電洞較容易被熱激發導因於較小的 限制能量，這將導致比量子點元件有較大 的 responsivity。量子井結構在吸收光譜低 於 3 微米以下亦有較大的 responsivity，在 低溫時 3 微米的的吸收波長包含 interband &intraband transition，在高溫時似乎只有 interband transition 被觀察到。
在high 與 metal gate 的整合應用上，我們
研究了氧化蛤在矽和矽鍺基板情形。發現 只要用相同的退火溫度，矽鍺基板與氧化 蛤的介面層，就會比矽基板上的介面層來 的厚,如此可知，對於高溫的退火而言，矽 基板的熱穩定性還是比矽鍺來的好。我們 亦 研 究 氧 化 蛤 在 矽 和 矽 鍺 基 板 上 的 flatband voltage 與介面缺陷密度 (Dit) 隨 著不同的退火的溫度的特性變化情況。由 flatband voltage 在矽或是矽鍺基板上的變 化，可以得知,高溫退火應該是會產生負的 電荷(包含介面與介電層內的電荷總和)。接 下我們研究了氧化蛤在矽和矽鍺基板上的 介面缺陷密度 (Dit) 隨著不同的量測頻率 的特性變化。由介面缺陷密度在矽鍺基板 上由低頻往高頻的時候，有明顯的減少， 因為在矽鍺基板上的介面缺陷密度大都是 slow traps所以才會跟不上高頻的量測。研 究發現，由於higk-k材料與poly Si的介面會 產生額外的氧化層以及poly depletion的現 象需要克服，所以搭配metal gate也是研究 high-k材料中重要的一環。我們亦針對成長 TaN時不同的氮氣的流量之下電容值的變 化進行研究。根據前述PMA900oC的趨勢 變化結果得知，氮氣流量超過13 sccm 時， 電容的消散現象就十分嚴重。在而已完成 對於不同的氧化層厚度之下金屬功函數對 氮氣的流量的關係的研究。結果發現，明 顯的隨著氮氣流量的增加功函數也為之上 升，但是依超過13 sccm之後的趨勢就不固
定，這個可以由電容消散現象加以解釋。 最後研究了high-k材料在光電元件上的應 用，其中氧化蛤在矽基板上的光強度經過 10000秒的定電流破壞的特性變化。有分別 使用氫氣及氚氣退火去改善介面特性，很 明顯可以看出，氚氣退火擁有比較穩定介 面特性，且能夠經過長時間的電流破壞。 計畫成果自評部份： 共發表期刊論文31 篇，會議論文共 37 篇。 (參見附件一) 五、參考文獻
[1] F. M. Bufler and Wolfgang Fichtner, IEEE Trans. Electron Devices, Vol. 50, p278~284, 2003
[2] K. Rim, S. Koester, M.Hargrove, J. Chu, P. M. Mooney, VLSI, pp.59-60, 2001 [3] Shin-ichi Takagi, Judy L. Hoyt, Jeffrey
J.Welser, and James F. Gibbons, J. Appl. Phys. 80, 1567, August 1996.
[4] H.-S. P. Wong: IBM J. Res. Develop., 46, no. 2/3, (2002) 133.
[5] J. A. Hutchby, G. I. Bourianoff, V. V. Zhirnov, and J. E. Brewer : IEEE Circuits Devices Mag. 18 (2002) 28.
[6] Y. Taur : IBM J. Res. Develop. 46, no. 2/3, (2002) 213.
[7] E. J. Nowak: IBM J. Res. Develop. 46, no. 2/3, (2002) 169.
[8] ISE TCAD Release 10.0, DESSIS 3D device simulator.
[9] G. Pei et al. : IEEE Trans. Electron Device 49, (2002) 1411.
[10] C. W. Liu et al., IEDM Tech. Dig., pp.749-752, 1999.
[11] B.-C. Hsu et al., IEDM Tech. Dig., pp.91-94, 2002.
[12] Vinh Le Thanh el al., J. Vac. Sci. Technol. B 20(3), pp.1259-1265, 2002. [13] E.J. Quinones et. al., IEEE Trans. On
Electron Dev. Vol.47, p.1715~1725, 2000
[14] H.-J. Gossmann et al, IEDM 1998, p.725~728
[15] H. Ruckerc et. al, IEDM Tech. Dig. 1999, p.345
[16] T. Ernst et al, VLSI 2002, P.92
[17] F.Ducroquet et. Al, ISTDM P.39 2003 [18] L.Kang etc. al. IEDM 31 (2000)
[19] Bing-Yue and Hsiu-Wei Chang J.Appl. Phys. Vol.93, no.12, p.10119,2003 [20] Y. S. Liu, S. Maikap, P. S. Cheng and
K.C. Liu SSDM pp.538-539 2004
[21] K.C. Liu, S. Maikap, and P. S. Chen JJAP vol.44 No.4B pp.2447-2449
[22] S. M. Sze, Physics and Semiconductor Devices, Murray Hill, New Jersy (1981).
[23] C. W. Liu et al., IEDM Tech. Dig., pp.749-752, 1999.
[24] B.-C. Hsu et al., IEDM Tech. Dig., pp.91-94, 2002.
[25] B.-C. Hsu et al., IEEE Electron Device Letters, vol. 25, pp. 544-546, 2004
11 0.0 0.2 0.4 0.6 0.8 1.0 1.2 0 5 10 15 20 VGS-VT = 1.0 V Leff = 10 nm tox = 2 nm Dr ai n C u rr e nt ID (A /c m) Drain-Source Voltage V DS (V) unstrained Si, <110> stranied Si, <110> strained Si, <100> 10 20 30 40 50 60 70 80 1.0 1.1 1.2 1.3 1.4 1.5 Ion Im pr ovement Leff(nm) 應變Si,E||<100> 應變Si,E||<110> 文獻[32]之實驗結果，其中tox=2.2nm ，鍺濃度20%，有效通道長度為67nm 0.0 0.1 0.2 0.3 0.4 1.00 1.25 1.50 1.75 2.00 E n ha n ce m e n t o v er u n str ai n ed si lic o n Substrate Ge Content, X Low field electron mobility enhancement Leff=50 nm NMOSFET on-current enhancement
0.0 0.2 0.4 0.6 0.8 1.0 1.2 0 5 10 15 Drain-Source Voltage VDS (V) D ra in C urr ent ID (A/cm ) VLGS-VT = 1.0 V eff = 10 nm tox = 2 nm x = 0.0 x = 0.2 x = 0.3 x = 0.4 10 20 30 40 50 60 70 80 1.0 1.1 1.2 1.3 1.4 VGS-VT = 1.0 V VDS = 1.2 V Ion Impr ove ment Leff (nm) x = 0.2 x = 0.3 x = 0.4 (a) 10 20 30 40 60 65 70 75 80 85 90 95 100 Lg=65 nm NMOS H=80nm Su bt hr es h o ld S w in g S ( m V /de c) Fin width T (nm) Strain Control 20 40 60 80 100 0 20 40 60 80 100 120 140 160 180 T=40 nm Su bt hr es h ol d Sw ing S ( m V/ de c) Gate length Lg (nm) 圖一 應變矽 MOSFET 之結構圖 圖 二 應 變 前 後 及 不 同 通 道 方 向 下 之 NMOSFET ID-VD圖 圖三 <1 0 0>與<1 1 0>通道方向之 NMOSFET Ion-Leff關係圖。 圖四鍺濃度與電子遷移率及驅動電流增益關係圖。 圖五 PMOSFET 中，鍺濃度由 x=0~0.4 時 ID-VDS 關係圖。 圖六 PMOSFET 中，不同鍺濃度之 Ion-Leff關係圖。 圖七 應變矽/矽鍺三閘極電晶體之結構側面圖。 圖八 臨界斜率 S 與鰭寬 T 及通道長度 Lg之關聯性。較窄的鰭 寬有著較小的次臨界擺幅，較短的通道長度則有較大的次臨界 斜率，與 control 元件比較下矽/矽鍺元件有較佳的次臨界斜
12 2 3 4 5 6 7 8 9 10 LH1 HH1 Wavelength ( μ m ) A b so rpt ion Coef fi cient ( A. U. ) Ge wetting layer 3 nm 10 20 30 40 -0.25 -0.20 -0.15 -0.10 -0.05 Lg=65 nm NMOS H=80nm Thr eshol d v o lt age VT (V) Fin width T (nm) Strain Control 20 40 60 80 100-0.45 -0.40 -0.35 -0.30 -0.25 -0.20 -0.15 -0.10 T=40 nm Th resh ol d v o lt age VT (V ) Gate length Lg (nm) -0.6 -0.4 -0.2 0.0 0.2 0.4 0.6 0 50 100 150 200 250 300 350 400 450 60 70 80 90 100 200 250 300 350 400 450 P eak gm (μ S/ μ m) Channel length Lg (nm) control strain(a) strain(b) Lg= 60, 80, 100nm VDS=50 mV PMOS T=40nm H=80nm T ransco nu dctance g m (μ S/ μm) Gate voltage VGS (V) strain (a) control strain (b) -0.6 -0.4 -0.2 0.0 0.2 0.4 0.6 -50 0 50 100 150 200 250 300 350 400 450 20 30 40 50 100 150 200 250 300 350 400 Pea k gm (μ S/ μ m) Fin width T (nm) control strain(a) strain(b) strain(b) 20 nm strain(b) 30 nm strain(b) 40 nm PMOS Lg=80 nm H=80 nm VDS= 50 mV Tr ansconduct ance g m (μ S/ μm) Gate voltage VGS (V) control 20 nm control 30 nm control 40 nm strain (a) 20 nm strain (a) 30 nm strain (a) 40 nm 圖九 臨界電壓與閘極長度關係。應變矽/矽 鍺元件臨界電壓下降較緩。 圖十 不同通道長度下矽/矽鍺與 control 矽 PMOS 元件 之轉導，gm在|VGS-VT|偏壓大時有明顯增加且兩種元件
(control and strain (a))的 gm最大值都出現在相同的位
置，Strain (b) devices 與其他元件相較下有著較高 的 gm。gm則是除以元件的有效寬度 W=(2H+T)。 圖十二 金氧半鍺/矽 QDIP 結構，在鍺層中的 量子井是以超高真空化學氣相沉積/化學氣相 沉積所產生。 圖十一 矽/矽鍺與 control 矽元件之 PMOS 轉 導對不同鰭寬作圖，圖中顯示出矽/矽鍺與 control 矽元件的 gm最大峰值， Strain (b) devices 與其他元件相較下有著較高的 gm。gm 則是除以經過元件的有效寬度W=(2H+T)。 圖十四 矽/鍺/矽 量子井結構中二維電洞之 次能帶能帶圖。 圖十三 QDIP 的響應度與波長的關係。在 1V(反轉層偏壓)以及-1V(堆積層偏壓)下有相 似的光譜分析。 圖十五 經過計算後在次能谷間傳輸之吸收 係數；並因重電洞與輕電洞間的傳輸，圖中吸 收係數最大峰值出現在7.5μm。 2 3 4 5 6 7 8 9 10 Oxide Temperature = 20 K Wavelength ( μm ) Nor m al iz ed Resp onsi vity Vg = -1 V Vg = 1 V 0.00 0.03 0.06 0.09 0.12 0.15 -500 -400 -300 -200 -100 0 LH2 HH2 LH1 HH1 Ge wettimg layer 3 nm En er g y ( me V ) k// ( A-1 )
13 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 0 50 100 150 200 250 300 CET=2.1 nm V FB=0.45V 10 kHz 100 kHz 500 kHz 1 MHz after two frequency correction Ca paci ta n ce( pF ) Gate voltage (V) -2 -1 0 1 2 0 50 100 150 200 250 300 350 C apa citance (pF ) Gate Voltage(V) 500KHz 100KHz 10KHz 1KHz 50Hz 圖十七 (a)(b)結果比較得知，先沉積 Hf 薄膜(1min)，可以觀察到在累積層的電容 值明顯增加且分散效應可獲得改善 (a) 圖十六 驗證所成長的碳化矽合金基板，具 有伸張應變力。
圖十八 圖(a)及圖(b)所示，表示在 HfO2氧化層與基板的界面處，有一些的 trap
state，而造成接面電荷密度(Dit)存在，基板及 HfO2界面處有可能因碳(C-related)
擴散至此所造成
14 23 22 21 20 19 18 17 16 18.4 eV Hf-silicate Hf 4f7/2 Hf 4f5/2 (a) Hf 4f In te n sity (a rb . u n it)
Binding energy (eV)
106 104 102 100 98 96 3.4 eV 99.4 eV 102.8 eV (b) Si 2p -2 -1 0 1 2 3 0.0 1.0x10-6 2.0x10-6 3.0x10-6 Hf-silicate on Si
(a) After two frequency correction
100 kHz 500 kHz C apaci tance ( F /c m 2) Gate voltage (V) Hf-silicat e
Gl
p--2 -1 0 1 2 3 0.0 1.0x10-6 2.0x10-6 3.0x10-6 Hf-silicate on Si(a) After two frequency correction
100 kHz 500 kHz C apaci tance ( F /c m 2) Gate voltage (V) Hf-silicat e
Gl
p-圖二十 矽基板與應變碳化矽基板的 Vfb電壓分 別為0.77 V 與-0.09V，而造成此平帶電壓的差異在於應變碳化矽基板中的Conduction band edge
較低的關係
圖二十ㄧ 不同溫度下(25℃~125℃)，造成 Vfb
偏移的變化量，以應變碳化矽的試片所造成
ΔVfb偏移的量更為嚴重。
圖二十二 XPS 可發現，Hf 4f7/2的 binding energy 為
18.4eV，比起 HfO2 的 16.5~17eV 還高了 1~1.5eV，可以 知道此鍵結為 Hf-O 鍵結；由圖一(b)可以發現 Si 2p 兩 個峰值的距離為 3.4eV，小於 SiO2中 Si 2p 峰值間的距 離(4.4eV)，由此可知此鍵結為 Hf-silicate。 圖二十三 可觀察使用HfO2/Hf 結構，漏 電流可明顯獲得改善 圖二十四 成長Hf-silicate於(a)Si以及(b)SiC的電容對 電壓圖形以及High-resolution TEM 圖
15 -2 -1 0 1 2 1E-10 1E-8 1E-6 1E-4 C u rr ent de n si ty ( A /c m 2 ) Gate voltage (V) Hf-silicate on control Si Hf-silicate on SiC layers
圖二十七 在不同的電壓範圍之內有特定漏電
流機制所主導。
圖二十八 利用漏電流機制的模組，解釋分析
並比較用矽基板以和應變碳化矽基板，在電特 性上的差異。
圖二十九(a) 在substrate injection 情況下討論
Band offsets (∆Ec)
圖二十九(b) 在gate injection 的情況下探討
Barrier height(ΦB)
圖二十五 產生偏移的主要原因為電子親和
力以及能隙的隨著碳濃度不同而改變，造成
conduction band offset(△Ec)改變。
圖二十六在反轉區中，成長Hf-silicate 在 SiC 基板
上的漏電流比成長在Si 基板大，主要的原因為
Hf-silicate/SiC 之間的介面本身的缺陷就比較多，因
此在介面會有較多的trapping 以及 de-trapping 現
16 0.8 0.9 1.0 1.1 1.2 Si bandgap 1.17eV 20K barrier~0.4eV SiTO Ge QD signals intensity(a.u.) Photon Energy(eV) -4 -2 0 2 4 10-6 1x10-5 1x10-4 10-3 10-2 T300K Cur rent (A) Gate Voltage (V) 圖三十ㄧ 金氧半矽/鍺量子點紅外線光偵測 器的暗電流，反轉電流較累積電流小。 圖三十二 NMOS 矽/鍺量子點紅外線光偵測 器在逆偏壓時的能帶圖，在紅外線照射時可以 激發被限制的電洞。 2 4 6 8 0.0 5.0x10-5 1.0x10-4 1.5x10-4 5V 1V 0V T15K R e sponsivity(A/W) Wavelength(μm) 0V 1V 5V 圖三三 量子點元件在不同電壓時的頻譜響 應，3.5-5 微米的吸收已經在小偏壓時被明顯 的觀察到。 S i s u b s t r a t e G e w e t t in g la y e r G e q u a n t u m d o t ( d e lt a d o p in g p 1 e 1 9 ) S i c a p la y e r 1 0 0 n m ( u n d o p e d ) S i s p a c e r 6 0 n m ( u n d o p e d ) S i b u f f e r la y e r 6 0 n m ( u n d o p e d ) . . . 2 0 l a y e r s o f Q D s . . o x id e A l A l 圖三十 金氧半矽/鍺量子點紅外線光偵測器 的結構 此20 層的鍺量子點由超高真空/化學 氣相沉積所製成。 2 4 6 8 0 2x10-5 4x10-5 6x10-5 VG=0 V 180K 140K 100K 15K Respons ivity (A/ W ) Wavelength (μm) T15k T100k T140k T180k 圖三十四 量子點元件在不同溫度的頻譜響 應，在180K 時 2-3 微米的吸收幾乎消失。 圖三十五 多層矽/鍺量子點結構在 20K 的 PL。
17 2 4 6 8 0 1x10-3 2x10-3 T15K 5V 1V 0V Responsivity (A/W) Wavelength (μm) 0V 1V 5V 2 4 6 8 10 0 1x10-4 2x10-4 3x10-4 4x10-4 VG=0V 300K 60K 40K 15K Responsivity (A/W) Wavalength (μm) 15K 40K 60K 300K 圖三十六 量子井元件在不同外加電壓的頻譜 響應，15K 峰值 responsivity 為 1.8 ma/W。 圖三十七 量子井元件在不同溫度的頻譜響 應，在60K 時 3-7 微米的吸收幾乎消失 圖三十八 氧化蛤在矽和矽鍺基板上的穿隧電子顯微圖片。a 是在矽基板,b 是在矽鍺基板上用 600oC 退 火c 是在矽基板,d 是在矽鍺基板用 900oC 退火。 600 700 800 900 1010 1011 1012 1013 Flatba nd V o lt ag e ( V ) Di t ( cm -2 ev -1 ) PDA Temperature (o C) HfO2 on Si HfO2 on Si0.8Ge0.2 0.4 0.5 0.6 0.7 0.8 0.9 1.0 1.1 0.55 0.46 0.71 0.89 100 1k 10k 100k 1011 1012 1013 Dit cm -2 ev -1 Frequency (Hz) HfO2 on Si HfO2 on Si0.8Ge0.2 圖 三 十 九 氧 化 蛤 在 矽 和 矽 鍺 基 板 上 的 flatband voltage 與介面缺陷密度 (Dit) 隨著不 同的退火的溫度的特性變化
。
圖四十 氧化蛤在矽和矽鍺基板上的介面缺陷 密度 (Dit) 隨著不同的量測頻率的特性變化。
18 6 8 10 12 14 16 18 20 22 22 24 26 28 30 32 34 36 38 40 42 TaN_25:20_ox-35nm Co x(p F @ 10 0KH z) N2 flow rate(sccm) PMA - 400C-5min PMA - 900C-20sec 圖四十一 在不同的氮氣的流量之下電容值的 變化。 6 8 10 12 14 16 18 20 22 4.40 4.45 4.50 4.55 4.60 4.65 -3 -2 -1 0 1 2 0.0 0.2 0.4 0.6 0.8 1.0 Cs /Co x Vg(V) Al gate TaN gate WmAl=4.28eV φ m (eV ) N2 flow rate(sccm) EOT Fitting ox-10nm ox-20nm ox-35nm 圖四十二 在不同的氧化層厚度之下金屬功函 數對氮氣的流量的關係。 0 2000 4000 6000 8000 10000 0.50 0.75 1.00 fresh D2-treated (a)
Stress Time (sec)
0.50 0.75 1.00 H2-treated fresh (b) No rmalized I n tensity (I /I0 ) 圖四十三 氧化蛤在矽基板上的光強度經過 10000 秒的定電流破壞的特性變化。
19 附件一:
本計畫相關之論文著述：
(A)期刊論文 共計 31 篇 (B)研討會論文 共計 37 篇論文發表
A: 學術期刊論文
(REFEREED JOURNAL PAPER)1. (SCI) J.-Y. Wei, S. Maikap, M. H. Lee, C. C. Lee, and C. W. Liu, “Si/SiGe heterojunction of hole confinement characteristics at strained-Si, N- and PMOS devices,” accepted by Solid-State Electronics, 2005
2. (SCI) C.-H. Lin, C.-Y. Yu, P.-S. Kuo, C.-C. Chang, and C. W. Liu, “Delta-doped MOS Ge/Si Quantum Dot/Well Infrared Photodetector,” accepted by Thin Solid Film, 2005.
3. S. W. Lee, P. S. Chen, T. Y. Chien, L. J. Chen, C. T. Chia, and C. W. Liu, “Growth of high-quality SiGe films with a buffer layer containing Ge quantum dots,” accepted by Thin Solid Films, 2005.
4. S. W. Lee, Y. L. Chueh, H. C. Chen, L. J. Chen, P. S. Chen, L. J. Chou, and C. W. Liu, “Field emission properties of self-assembled Si-capped Ge quantum dots,” accepted by Thin Solid Films, 2005.
5. “Invited” C. W. Liu, S. Maikap, and C.-Y. Yu, “ Mobility-enhancement Technologies,” IEEE Circuit and Device
Magazine, May, 2005.
(SCI) S. W. Lee, Y. L. Chueh, L. J. Chen, L. J. Chou, P. S. Chen, M. H. Lee, M.-J. Tsai, and C. W. Liu, “The growth of strained Si on high-quality relaxed Si1-xGex with an intermediate Si1-yGey layer,” J. Vac. Sci. Technol.
A23, p.1141, 2005.
6. K. F. Liao, S. W. Lee, L. J. Chen, P. S. Chen, and C. W. Liu, “Formation of thin relaxed SiGe buffer layer with H-implantation dose and thermal annealing,” Nucl. Instr. Methods B., 2005.
7. (SCI, EI) W.-C. Hua, M. H. Lee, P. S. Chen, S. C. Lu, M.-J. Tsai, and C. W. Liu, “Treading Dislocation Induced Low Frequency Noise in Strained-Si Field-Effect Transistors,” to be published in Sept. IEEE Electron Device
Letter, 2005
8. (SCI, EI) M.-H. Liao, T. C. Chen, M. J. Chen, and C. W. Liu, “Electroluminescence from metal/oxide/strained-Si tunneling diodes,” Appl. Phys. Lett. 86, 223502 (2005)
9. (SCI, EI, 4 pages) C.-Y. Yu, P.-W. Chen, S.-R. Jan, M.-H. Liao, K.-F. Liao, and C. W. Liu, “Buckled SiGe layers by the oxidation of SiGe on viscous SiO2 layers,” Appl. Phys. Lett., Vol. 86, No. 1, pp.011909, 2005.
10. (SCI, EI, 5 pages) T. C. Chen, L. S. Lee, W. Z. Lai and C. W. Liu, “The Characteristic of HfO2 on Strained SiGe,”
Materials Science in Semiconductor Processing, Vol. 8, No. 1-3, pp. 209-213, 2005.
11. (SCI, EI, 5 pages) P. S. Chen, S. W. Li, Y. H. Liu, M. H. Lee, M.-J. Tsai and C. W. Liu, “Ultra-high-vacuum chemical vapor deposition of hetero-epitaxial Si1-x-yGexCy thin films on Si(001) with ethylene (C2H4) precursor as
carbon source,” Materials Science in Semiconductor Processing, Vol. 8, No. 1-3, pp. 15-19, 2005.
12. (SCI, EI, 5 pages) Y. M. Lin, S. L. Wu, S. J. Chang, P. S. Chen and C. W. Liu, “SiGe/Si PMOSFET Using Graded Channel Technique,” Materials Science in Semiconductor Processing, Vol. 8, No. 1-3, pp. 347-351, 2005.
13. (SCI, EI, 3 pages) C. W. Liu, M. H. Lee, Y. C. Lee, P. S. Chen, C.-Y. Yu, J.-Y. Wei, and S. Maikap, “Evidence of Si/SiGe heterojunction roughness scattering,” Appl. Phys. Lett., Vol. 85, No. 21, pp. 4947-4949, 2004.
14. (SCI, EI, 3 pages) Y. H. Peng, C.-H. Hsu, C. H. Kuan, C. W. Liu, P. S. Chen, M.-J. Tsai, and Y. W. Suen, “The evolution of electroluminescence in Ge quantum-dot diodes with the fold number,” Appl. Phys. Lett., Vol. 85, No. 25, pp. 6107-6109, 2004.
15. (SCI, EI, 3 pages) P.-S. Kuo, B.-C. Hsu, P.-W. Chen, P. S. Chen, and C. W. Liu, “Recessed Oxynitride Dots on Self-assembled Ge Quantum Dots Grown by Liquid Phase Deposition,” Electrochemical and Solid-State Letters, Vol. 7, No. 10, pp. G201-G203, 2004.
16. (SCI, EI, 5 pages) C. Y. Lin, S. T. Chang, and C. W. Liu, “Hole effective mass in strained Si1-xCx alloys,” J. Appl.
Phys., Vol. 96, No. 9, pp. 5037-5041, 2004.
17. (SCI, EI, 3 pages) W.-C. Hua, M. H. Lee, P. S. Chen, S. Maikap, C. W. Liu, and K. M. Chen, “Ge Outdiffusion Effect on Flicker Noise in Strained-Si NMOSFETs,” IEEE Electron Device Letters, Vol. 25, No. 10, pp. 693-695, 2004.
18. (SCI, EI, 3 pages) F. Yuan, S.-R. Jan, S. Maikap, Y.-H. Liu, C.-S. Liang, and C. W. Liu, “Mechanically strained Si/SiGe HBTs,” IEEE Electron Device Letter,Vol. 25, No. 7, pp. 483-485, 2004.
19. (SCI, EI, 3 pages) J.-W. Shi, Z. Pei, F. Yuan, Y.-M. Hsu, C. W. Liu, S. C. Lu, and M.-J. Tsai, “Performance Enhancement of High-Speed SiGe Based Heterojunction Phototransistor with Substrate Terminal,” Appl. Phys.
Lett., Vol. 85, No. 14, pp. 2947-2949, 2004.
20. (SCI, EI, 3 pages) B.-C. Hsu, C.-H. Lin, P.-S. Kuo, S. T. Chang, P. S. Chen, C. W. Liu, J.-H. Lu, and C. H. Kuan, “Novel MIS Ge-Si Quantum-Dot Infrared Photodetectors,” IEEE Electron Device Letters, Vol. 25, No. 8, pp.
20 544-546, 2004.
21. (SCI) S. T. Chang and H.-S. Tsai, “Strained Si Channel NMOSFETs Using a Stress with Si1-yCy Source and Drain
Stressors,” accepted by Thin Solid Film, 2005.
24. (SCI, 3 pages) M.H. Liao, S. T. Chang, M.-H Lee, and C. W. Liu, “Abnormal Hole Mobility of Biaxial Strained Si,”Journal of Applied Phys, Vol. 98, p. 066104, 2005.
25. (SCI, 5 pages) Shu-Tong Chang, “Nanoscale Strained Si/SiGe Heterojunction Tri-gate FETs,” Japanese Journal
of Applied Physics, Vol.44 No. 7A, pp.5304-5308, 2005.
26. (SCI, 4 pages) Shu-Tong Chang, Chi-Yuan Liang, and Buo-Chin Hsu, “High-bandwidth Si-based MOS/SOI Photodetectors for Optical Communications,” Japanese Journal of Applied Physics, Part 2, vol. 44, No. 22, L704-L707, 2005.
27. (SCI, 6 pages) S. T. Chang and C. Y. Lin, “Electron Transport Model for Strained Silicon-Carbon Alloy,”
Japanese Journal of Applied Physics, vol. 44, No. 4B, p.2257-2262, 2005.
28. (SCI, 4 pages) S. T. Chang, Y. H. Liu, M.-H. Lee, S. C. Lu, and M.-J. Tsai, “Optimal Ge Profile Design for Base Transit Time of Si/SiGe HBTs,” Materials Science in Semiconductor Processing, vol. 8/1-3, pp. 289-294, 2005. 29. (EI, 11 pages) S. T. Chang, M.-H. Lee, S. C. Lu, C. W. Liu, “Strained Si1-xCx Field Effect Transistor on SiGe
Substrate,” Electrochemical Society Proceedings Volume 2004-7, pp.363-373, 2004
30. (SCI, 3 pages) Kou-Chen Liu, Sidhu Maikap and Pang-Shiu Chen, “Characteristics of Ultra Thin Hf-Silicate Gate Dielectrics on Si0:9954C0:0046/Si Heterolayers,” Japanese Journal of Applied Physics,Vol. 44, No. 4B, pp. 2447–2449, 2005
31. (SCI, 6 pages)K C Liu, S Maikap, C H Wu, Y S Chang and P S Chen, “The impact of Hf metal pre-deposition on the physical and electrical properties of ultrathin HfO2 films on Si0.9954C0.0046/Si heterolayers,” Semicond. Sci.
Technol. Vol. 20, pp. 1016–1021,2005
B1: 學術會議論文
(REFEREED INTERNATIONAL CONFERENCE PAPERS)1. M. H. Liao, C.-Y. Yu, C.-F. Huang, C.-H. Lin, C.-J. Lee, M.-H. Yu, S. T. Chang, C.-Y. Liang, C.-Y. Lee, T.-H. Guo,
C.-C. Chang, and C. W. Liu, “2 m emission from Si/Ge heterojunction LED and up to 1.55 m detection by GOI detector with strain-enhanced features,” 51th International Electron Device Meeting (IEDM),Washington D.C., 2005.
2. “Invited”P. S. Chen, M. H. Lee, S.W. Lee, C. W. Liu, and M. -J. Tsai. “ Strained CMOS technology with Ge” 207th Meeting of Electrochemical Society, Ontario, Canada, 2005.
3. J.-W. Shi, J.-Y. Wu, S.-H. Hsieh, H.-C. Hsu, F.-H. Huang, P.-S. Chen, Ja-Yu Lu, C. W. Liu, and C.-K. Sun, “High Responsivity and High Power performance of Si/SiGe Based Avalanche Photodiode for 10-Gb/s Short-Reach Fiber
Communication” CLEO 2005
4. Tao Yin, Anthony Kopa, Alyssa Apsel, Zingway Pei, C. W. Liu, “SiGe Traveling-wave Phototransistor with On-chip Polymer Waveguides for Integrated Optical Interconnects” submitted to CLEO 2005.
5. C.-H. Lin, C.-Y. Yu, P.-S. Kuo, C.-C. Chang, and C. W. Liu, “Delta-doped MOS Ge/Si Quantum Dot/Well Infrared Photodetector,” p.322, abstract book, 4th International Conference on Silicon Epitaxy and Heterostructures (ICSI-4),
May 23-26, 2005.
6. S. W. Lee, P. S. Chen, K. F. Liao, M.-J. Tsai, C. W. Liu, and L. J. Chen, “Growth of high-quality SiGe films with a buffer layer containing Ge quantum dots,” p.116, abstract book, 4th International Conference on Silicon Epitaxy and Heterostructures (ICSI-4), May 23-26, 2005
7. Y. H. Peng, P. S. Chen, M.-J. Tsai, K. T. Chen, C. W. Liu, C. H. Kuan, and S. C. Lee, “The study of Electro-Luminescence from Ge/Si quantum dots and Si/SiGe supperlattices,” p.226, abstract book, 4th International Conference on Silicon Epitaxy and Heterostructures (ICSI-4), May 23-26, 2005.
8. S. W. Lee, Y. L. Chueh, P. S. Chen, H. C. Chen, C. W. Liu, and L. J. Chen, “Field emission properties of self-assembled Ge quantum dots grown by ultrahigh vacuum chemical vapor deposition,” p.296, abstract book, 4th International Conference on Silicon Epitaxy and Heterostructures (ICSI-4), May 23-26, 2005
9. P.-S. Kuo, C.-H. Lin, P. S. Chen, and C. W. Liu, “The current transport mechanism of MOS Photodetector with Pt Gate,” p.220, abstract book, 4th International Conference on Silicon Epitaxy and Heterostructures (ICSI-4), May
23-26, 2005.
10. W.-C. Hua, H.-H. Lai, P.-T. Lin, C. W. Liu, T.-Y. Yang, and G.-K. Ma, “High-Linearity and Temperature-Insensitive 2.4 GHz SiGe Power Amplifier with Dynamic-Bias Control,” 2005 IEEE Radio
Frequency Integrated Circuits (RFIC) Conference, long beach, USA.
11. S. Maikap, M. H. Liao, F. Yuan, M. H. Lee, C.-F. Huang, S. T. Chang, and C. W. Liu, “Package-strain-enhanced
device and circuit performance,” 50th International Electron Device Meeting (IEDM), pp. 233-236, San Francisco, Dec. 13-15, 2004.
12. C.-Y. Yu, P.-W. Chen, M.-H. Liao, and C. W. Liu, “Buckled SiGe layers on viscous SGOI substrates by wafer bonding and layer transfer techniques,” 15th International Conference on Ion Implantation Technology (IIT), 2004.
13. P. S. Chen, S. W. Lee, C.W. Liu, and M.-J. Tsai, “Thin relaxed SiGe layer for strained Si CMOS,” Semiconductor Manufacturing Technology Workshop Proceedings , pp.79-82, 2004.
14. P. S. Chen, K. F. Liao, M. H. Lin, S. W. Lee, C.W. Liu, and M.-J. Tsai, “Influence of H and He implantation on surface morphology and relaxation in SiGe/Si (100),” 15th International Conference on Ion Implantation Technology
21
(IIT), 2004.
15. P. S. Chen, S. W. Li, W. Y. Hiseh, M.-J. Tsai, and C. W. Liu, “UHV/CVD of Si1-x-yGexCy/Si and Si1-yCy/Si
heterostructure,” International Conference in Asia IUMRS-ICA, Hsinchu, Taiwan, Nov. 16-18, 2004.
16. P. S. Chen, M.-J. Tsai, C. W. Liu, and S. W. Lee, “Carbon mediation on the growth of self-assembled Ge quantum dots on Si (100) by ultra high vacuum chemical vapor deposition,” 51st International Symposium of American Vacuum Society, Anaheim, CA, 2004.
17. S. W. Lee, L. J. Chen, P. S. Chen, M.-J. Tsai, and C. W. Liu, “The growth of high-quality SiGe films by introducing an intermediate Si:C layer,” 51st International Symposium of American Vacuum Society, Anaheim, CA, 2004.
18. “Invited” C. W. Liu, F. Yuan, Z. Pei, and J.-W. Shi, “Si/SiGe heterojunction phototransistor: physics and modeling,”
Second International Symposium on Integrated Optoelectronics, 206th Meeting of Electrochemical Society, Honolulu,
Hawaii, Oct. 3-8, 2004.
19. P. S. Chen, Z. Pei, S. W. Lee, C. W. Liu, and M.-J. Tsai, “Nanostructure and optical properties of self-assembled Ge quantum dots grown in a hot wall UHV/CVD system,” M2 SiGe: Materials, Processing, and Devices Symposium,
206th Meeting of Electrochemical Society, Honolulu, Hawaii, Oct. 3-8, 2004.
20. “Invited” C. W. Liu, S. Maikap, M.-H. Liao and F. Yuan., “BiCMOS devices under mechanical strain,” M2 SiGe:
Materials, Processing, and Devices Symposium, 206th Meeting of Electrochemical Society, Honolulu, Hawaii, Oct.
3-8, 2004.
21. S. T. Chang, M. H. Lee, and C. W. Liu, “Strained Si1-xCx on Field Transistor on SiGe Substrate,” M2 SiGe: Materials,
Processing, and Devices Symposium, 206th Meeting of Electrochemical Society, Honolulu, Hawaii, Oct. 3-8, 2004.
22. C.-Y. Yu, T. C. Chen, S.-H. Huang, L. S. Lee, and C. W. Liu, “Electrical and Optical Reliability Improvement of HfO2 Gate Dielectric by Deuterium and Hydrogen Incorporation,” pp.165-168, 11th IEEE International
Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA), 2004.
23. P.J. Tzeng, S. Maikap, W. Z. Lai, C. S. Liang, P.S. Chen, L.S. Lee, C. W. Liu, “Post deposition annealing effects on the reliability of ALD HfO2 on strained SiGe layers,” pp.29-32, 11th IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA), 2004.
24. C.-H. Lin, P.-S. Kuo, P. S. Chen, C.-Y. Yu, S. T. Chang, C. W. Liu, “Raising Operation Temperature of MOS Ge/Si Quantum Dot Infrared Photodetectors,” International Electron Devices and Materials Symposia (IEDMS), pp. 277-280, Hsinchu, Taiwan, 2004.
25. P.-S. Kuo, C.-H. Lin, B.-C. Hsu, P.S. Chen, C.W. Liu “A Dual-bias Operated MOS Photodetector with Pt Gate,”
International Electron Devices and Materials Symposia (IEDMS), pp. 411-414, Hsinchu, Taiwan, 2004.
26. H.-C. Huang, S.-L. Chen, C.-M. Hsu, H.-S. Tasi, and S. T. Chang, “Carrier Mobility in the Orthorhombically Strained Silicon,” International Electron Devices and Materials Symposium (IEDMS), pp.67-70, 2004.
27. C.-M. Hsu, H.-S. Tasi, and S.T.Chang, “Monte Carlo Simulation of Nanoscale Strained-Silicon MOSFETs,”
International Electron Devices and Materials Symposium (IEDMS), pp.103-106, 2004.
28. S.T. Chang and C.Y. Lin, “Electron Transport Model for Strained Silicon-Carbon Alloys,” International Conference
on Solid State Devices and Materials, pp. 450-451, 2004.
29. S. T. Chang and S. H. Hwang,“ Nanoscale Strained Si/SiGe Heterojunction Tri-gate FETs ,” International
Conference on Solid State Devices and Materials, pp. 498-499, 2004.
30. Y. S. Liu, S. Maikap, P. S. Chen, and K. C. Liu, “Effect of Hf metal predeposition on the electrical properties of HfO2 films on tensile strained Si0.9954C0.0046 layers, ” International Conference on Solid State Devices and
Materials, pp. 538-539, 2004.
B2: 學術會議論文
(REFEREED LOCAL CONFERENCE PAPERS)31. “Invited” C.-H. Lin, M.-H. Liao, and C. W. Liu, “CMOS Optoelectronics,” Symposium on Nano Device Technology
(SNDT), 2005.
32. P. S. Chen, S. W. Li, M.H. Li, C.W. Liu and M.-J. Tsai, “Thin relaxed SiGe buffer for strained Si CMOS,”
Semiconductor Manufacturing Technology Workshop, Sep. 9-10, Hsinchu, Taiwan, 2004.
33. C. C. Lee, Y.-H. Liu, T.-C. Chen, C.–Y. Yu, P. S. Chen, Y. T. Tseng, and C. W. Liu, “The material and electrical characteristics of SiGeC alloy grown by chemical vapor deposition using C2H4 precursors,” Asia, CVD III, Taipei,
Taiwan, 2004.
34. W.-C. Hua, M. H. Lee, P. S. Chen, S. Maikap, C. W. Liu and K. M. Chen, “Comprehensive Flicker Noise Characterization of the Strained-Si NMOSFETs,” 11th Symposium on Nano Device Technology (SNDT), 2004.
35. C.-Y. Yu, P.-W. Chen, M.-H. Liao, and C. W. Liu, “Buckled SiGe layers on the Viscous SGOI Substrates,” 11th Symposium on Nano Device Technology (SNDT), 2004.
36. S. T. Chang, “Electron and Hole Mobilities in Orthorhombically Strained Silicon,” International Conference on Solid
State Devices and Materials, p.602, 2005.
37. H.-S. Tsai and S. T. Chang, “Simulation of Sub-90nm Technology Node CMOS Devices with
Process Induced Local Strain,” 2005物理學年會會專輯, 物理雙月刊, 廿七卷一期,p 198, 2005 年2月
