威爾金森不等功率分配器設計

全文

(1)國立高雄大學電機工程學系(研究所) 碩士論文. 威爾金森不等功率分配器設計 Design of Unequal Split Wilkinson Power Divider. 研究生 : 陳奕帆撰指導教授 : 龎一心中華民國 102 年 7 月.

(2)

(3) 威爾金森不等功率分配器設計學生：陳奕帆國立高雄大學電機工程所. 指導教授：龎一心博士國立高雄大學電機工程所. 摘要. 本論文提出新型的威爾金森不等功率分配器，此分配器以一對耦合線取代傳統式威爾金森不等功率分配器中的兩條四分之一波長傳輸線，兩耦合線有不同的奇偶模阻抗，藉此達到不等功率分配的特性。傳統式威爾金森不等功率分配器的端埠阻抗並不相等，如果要匹配到同樣端埠阻抗，必須加上額外的阻抗轉換器，因此會佔去額外的面積。本論文所提出的威爾金森不等功率分配器架構由一對四分之一波長耦合線與隔離電阻組成具有等端埠阻抗的特性，所以不需要額外加上阻抗轉換器，整體電路尺寸也因此會比傳統威爾金森不等功率分配器小。針對所發展的不等功率分配器架構，本論文已提出明確的設計流程與設計公式，並且根據所提出的方法設計一個操作在 2 GHz，功率比值為 1.44 的威爾金森不等功率分配器，模擬與量測結果除了有不錯的一致性以外，也都證實設計理論的正確性。為了改善所提架構的功率比值可設計範圍，本論文提出另一種架構，在其中一個耦合線段加上集總電容元件來提高耦合係數，並已透過微波模擬軟體加以驗證。. 關鍵字：耦合線、等端埠阻抗、不等功率威爾金森功率分配器 i.

(4) Design of Unequal Split Wilkinson Power Divider Student: Yi-Fan Chen Institute of Electrical Engineering National University of Kaohsiung. Advisor: Dr. Yi-Hsin Pang Institute of Electrical Engineering National University of Kaohsiung. ABSTRACT A Wilkinson power divider of compact size is presented for unequal power distribution. The quarter-wavelength (/4) impedance transformers in a conventional Wilkinson power divider are replaced by coupled lines. The two coupled lines have different even- and oddmode characteristic impedances for unequal power splits. In a conventional unequal-split Wilkinson power divider, the port impedances are different so that an additional /4 transformer is required for port impedance transformation of each output terminal. Extra area would be occupied. The proposed circuit is designed with only a pair of /4 coupled lines and an isolation resistor. It exhibits the characteristic of equal port impedance. No additional /4 transformer is necessary. Size of the proposed power divider is therefore reduced compared with a conventional one. Explicit design formulae and design flow have been proposed for the developed unequal-split power divider. An unequal-split Wilkinson power divider operating at 2 GHz has been designed with the power ratio 1.44. Design theory has been verified by the simulated and measured results, both of which are consistent with each other. To improve the realizable range of power ratio, another unequal-split power divider has also been presented. ii.

(5) In this power divider, a lumped capacitor has been used to improve the coupling coefficient. The presented power divider has also been validated by a microwave circuit simulator. Keywords: coupled line, equal port impedance, unequal Wilkinson power divider. iii.

(6) 誌謝大學畢業後對於未來充滿迷網的我，決定走上研究所這條路，在高雄大學我遇到了梁明正老師，非常感謝老師一年來的教導跟關心，讓我可以很快適應研究所生活，也謝謝 407-1 的宥成學長對我的照顧，跟研究上的幫忙。在我研究所的第二年，當我對自己的開始產生疑惑時，我遇到了龎一心老師，謝謝龎一心老師這一年的細心指導，讓我可以順利投稿跟畢業，也謝謝同窗好友昱達、昱翔、紋慧、嘉宏及睿展的互相扶持與照顧，讓我研究所生活可以多彩多姿。. iv.

(7) 目錄中文摘要......................................................................................................................................i 英文摘要.................................................................................................................................... ii 誌謝……………………………………………………………………………………………iv 目錄............................................................................................................................................. v 圖目錄...................................................................................................................................... vii 表目錄......................................................................................................................................... x 第一章緒論...............................................................................................................................1 1.1 研究動機與文獻回顧..................................................................................................1 1.2 章節介紹......................................................................................................................3 第二章平行耦合線設計理論分析...........................................................................................4 2.1 平行耦合線介紹..........................................................................................................4 2.2 平行耦合線分析..........................................................................................................4 2.2.1 平行耦合線電容效應分析................................................................................4 2.2.2 平行耦合線原理................................................................................................6 2.2.3 平行耦合線阻抗轉換設計…………………………………………………..11 第三章傳統威爾金森不等功率分配器之理論分析.............................................................14 3.1 威爾金森不等功率分配器之介紹............................................................................15 3.2 威爾金森不等功率分配器之設計原理....................................................................15 3.2.1 傳統威爾金森不等功率分配器等相位分析..................................................16 3.2.2 傳統威爾金森不等功率分配器反相位分析..................................................20 3.2.3 不等功率分配器 S 參數分析………………………………………………..22 3.3 討論…………..…………………………………………………………………….23 第四章等阻抗輸出之威爾金森不等功率分配器.................................................................25 4.1 介紹............................................................................................................................25 v.

(8) 4.2 功率分配器電路結構分析.........................................................................................25 4.2.1 等相位電路分析..............................................................................................26 4.2.2 反相位電路分析..............................................................................................27 4.2.3 電路設計流程..................................................................................................28 4.3 功率分配器之實作及量測........................................................................................32 第五章威爾金森不等功率分配器之改善.............................................................................39 5.1 介紹............................................................................................................................39 5.2 威爾金森不等功率分配器改善架構呈現................................................................39 5.3 威爾金森不等功率分配器改善之模擬....................................................................40 5.3.1 理想耦合線與理想電容模擬..........................................................................40 5.3.2 理想耦合線與電容 TDK 模型模擬 ...............................................................46 第六章結論與未來展望.........................................................................................................49 參考文獻...................................................................................................................................50. vi.

(9) 圖目錄圖 2.1. 耦合微帶線結構圖.....................................................................................................5. 圖 2.2. 平行耦合線電容寄生電路圖....................................................................................... (a) 平行耦合線等效電容電路 ..................................................................................5 (b) 奇模態電容效應等效電路圖 ..............................................................................6 (c) 偶模態電容效應等效電路圖 ..............................................................................6. 圖 2.3. 平行耦合線電路架構分析圖....................................................................................... (a) 端點電壓和電流，Zoe、Zoo 分別為偶、奇模態之抗 ....................................7 (b) 奇、偶模態電流源 ..............................................................................................8. 圖 2.4. 耦合線設計電路圖…………………………………………………………………... (a) Z ina 耦合線設計電路圖………………………………………………………...11 (a) Z inb 耦合線設計電路圖………………………………………………………...12. 圖 3.1. 傳統威爾金森不等功率分配器...............................................................................15. 圖 3.2. 以 Port1 為信號源之電路圖 ....................................................................................16. 圖 3.3. 由 Port1 看進電路之半電路圖 ................................................................................17. 圖 3.4. 以 Port2 及 Port3 當信號源之電路圖 .....................................................................17. 圖 3.5. Port1 阻抗為 z 與 z 並聯分析示意圖 .................................................................18. 圖 3.6. 同相位分析之傳輸線阻抗示意圖…………………………………………...……19. 圖 3.7. 各別以 Port2 及 Port3 當作信號源………………………………………………….. (a)以 Port2 當作信號源…………………………………………………………….20 (b)以 Port3 當作信號源……………………………………………………………20. 圖 3.8. 隔離電阻虛接地示意圖…………………………………………………………...21. 圖 3.9. 理想傳輸線設計之傳統式威爾金森不等功率分配器(無阻抗轉換器)………….22. 圖 3.10 傳統式威爾金森不等功率分配器理想傳輸線 S 參數模擬圖……………………23 圖 3.11 理想傳輸線設計之傳統式威爾金森不等功率分佩器(有阻抗轉換器)……...…..24 vii.

(10) 圖 4.1. 等阻抗輸出之不等功率分配器電路架構圖...........................................................26. 圖 4.2. 等相位之等效圖.......................................................................................................27. 圖 4.3. 反相位之分析式意圖...............................................................................................28. 圖 4.4. 架構各參數關係圖....................................................................................................... (a) zA 與 CA 關係圖 ..................................................................................................30 (b) zA 與 CB 關係圖 ..................................................................................................30 (c) zA 與 zB 關係圖……………………………………………………….....……...31 (d) zA 與 r 關係圖………………………….……………………………………….31. 圖 4.5. 利用理想耦合線設計此架構不等功率分配器之 S 參數模擬結果 .......................... (a) |S11|輸入反射係數和|S23|隔離度 ........................................................................33 (b) |S22|與|S33|輸入反射損耗 ....................................................................................33 (c) |S21|與|S31|插入損耗....…………………………………………………...….....34. 圖 4.6. 等輸出阻抗威爾金森埔等功率分配器實作圖........................................................... (a) Layout 圖 .............................................................................................................35 (b) 實照圖 ................................................................................................................35. 圖 4.7. 電路量測與電磁全波模擬 S 參數比較圖…………………………………………… (a) S11 與 S23……………………….………………………………………………36 (b) S21 與 S31……………………………………………………….………………36 (c)S22……………………………………………………………………………….37 (d) S33………………………………………………………………………………37. 圖 5.1. 間距過小示意圖.......................................................................................................39. 圖 5.2. 並接電容架構示意圖...............................................................................................40. 圖 5.3. 威爾金森不等功率分配器改善之電路圖...............................................................41. 圖 5.4. S 參數模擬結果 ........................................................................................................... (a) S11 輸入反射係數……………………………………………………………42 viii.

(11) (b)S 22 輸入反射係數……………………………………………………………43 (c)S 33 輸入反射係數……………………………………………………………43 (d)離係數 S 23 ……………………………………………………………….44 (e)透係數 S31……………………………………………………………44 (f)透係數 S21…………………………………………………………… 45 圖 5.5. TDK 電容模組……………………………………………………………………..46. 圖 5.65. 與電容模型之 S 參數模擬結果 .................................................................................. (a) 輸入反射係數 ....................................................................................................47 (b) 隔離係數 ............................................................................................................47 (c) 穿透係數 ............................................................................................................49. ix.

(12) 表目錄表 4.1. 設計參數...................................................................................................................32. 表 4.2. 電路中各參數尺寸...................................................................................................35. 表 4.3. 設計電路特性總覽...................................................................................................38. 表 5.1. 奇、偶模阻抗隨電容變化的微調值.......................................................................41. 表 5.2. 各電容值之功率分配比值 k2 ..................................................................................45. 表 5.3. 線寬與間距...............................................................................................................46. x.

(13) 第一章緒論 1.1 研究動機與文獻回顧隨著 E 世代的來臨，通訊的時代從有線通訊到無線通訊，現今的科技產品日新月異更讓通訊與生活緊密的結合在一起，在這個科技進步神速的時代使得無線通訊產品功能越來越多、越來越方便。因此射頻電路設計的重要性也是不容忽視，隨著通訊設備功能日增月益，在電路的設計上小型化已經成為一個很重要的關鍵。在近幾年中小型化已被廣泛討論，無論是濾波器或者是天線…等相關射頻電路。因此本論文考量通信元件中的威爾金森不等功率分配器，提出一個以耦合線來實現的威爾金森不等功率分波器而且達到縮小電路尺寸的目的。，本論文主要探討在射頻電路中常運用的威爾金森不等功率分配器，其傳統架構是設計在單一頻段上兩個不等阻抗的四分之波長傳輸線和一集總式電阻元件 (隔離電阻)所構成[1]，依照 k 值的選擇在兩輸出端埠上會得到不同的功率輸出，而此電路必須符合良好的匹配及高隔離度。然而，在傳統的威爾金森不等功率分配器的電路實現上，因為電路的不等功率分配所以在終端的阻抗並未相等，因此額外設計一個 1/4 波長阻抗轉換器為必要的，會使得電路的面積增加。目前已有很多文獻探討以各種方式呈現的威爾金森不等功率分配器。首先，使用兩段傳輸線取代傳統式不等功率分配器的單段傳輸線，而且各自並接不同阻抗殘段來達到雙頻目的以及調整功率分配的比值，此為 2009 年 Y. Wu.等人提出的結合殘段之雙頻不等功率分配器[2]。同樣也以雙段傳輸線替代傳統式的單段傳輸線，並且以 RLC 並聯電路代替隔離電阻，且透過分析來達到不等功率的分配目的，此為 2009 年 S.-H. Ahn.等人提出其雙頻威爾金森不等功率分配器[3]。一個新型且架構簡單的雙頻諧波抑制之威爾金森不等功率分配器，在 2011 年 W.-C. Ip.等人提出以等相位與反相位的電路分析，並且在輸入端並接上一個低阻抗的殘段其目的 1.

(14) 為抑制諧波 [4]。將傳統式不等功率分波器終端的 1/4 波長阻抗轉換器以耦合線來設計，雖然達到不等功率分配但是也使得面積更大，此為 2012 年 P.-–H. Deng 等人所提出使用耦合線實現之高隔離度威爾金森不等功率分配器[5]。這些文獻所提供的威爾金森不等功率分配器在每一個終端的阻抗皆與傳統式的威爾金森不等功率分配器一樣為不等阻抗，因此必須要在終端設計一個 1/4 波長阻抗轉換器，使得電路的面積更大。將雙組兩段不同阻抗的 1/6 波長串接取代傳統式不等功率分配器的傳輸線，達到雙頻不等功率分配的目的，但是在輸出端仍需加上阻抗轉換器的設計，則會使電路面積更大，此為 2008 年 Y. –L. Wu 等人所提出針對一個頻率與一次諧波所設計之不等功率分配器[6]。使用一個雙邊短路的耦合線當作高阻抗線以及一段傳輸線來設計的不等功率分配器，雖功率比值為 10:1 但是在輸出端埠仍須額外設計一組 1/4 波長阻抗轉換器，所以也會使電路面積變大，此為 2009 年 B. Li 等人所提出的使用雙邊短路耦合線設計之 10:1 不等功率分配器[7]。以並聯一個開路殘段以及一個短路殘段來達到控制功率比值得效果，並且在終端輸出阻抗為相等，雖然此設計不需要額外設計一個 1/4 波長阻抗轉換器，但是並聯殘段亦會使電路的面積更大，此為 2010 年 Y. -Z. Zhu.等人提出的並聯殘段之威爾金森不等功率分配器[8]。使用兩段傳輸線取代傳統的威爾金森不等功率分配器的單段傳輸線達到雙頻效果，並且在隔離電阻之間以隔離殘段來降低寄生效應，並且能夠達到不等功率分配以及等阻抗輸出的目的，雖然能夠使電路等阻抗輸出，但是在隔離阻抗所接的殘段，也會使電路的面積變得更大，此為 2012 年 L. Xi.等人提出一個新型的以隔離殘段實現之威爾金森不等功率分配器[9]，另外，於 2006 年 H.-Oraizi 等人提出使用最佳化的分析方法達到不等功率分配且等阻抗輸出的目的，但是過程相當繁瑣且複雜[10]。本論文所提架構是利用耦合線來替代傳統式威爾金森不等功率分波器的傳輸線，利用[4]所提的等、反相位的電路分析方式，使用疊加原理跟互易定理來做電路分析以及透過耦合線的特性來作設計，在傳統的威爾金森不等功率分配器，終 2.

(15) 端必須要額外加上一個 1/4 波長阻抗轉換器，將終端的非相等阻抗轉換成 50 歐姆後在將訊號輸出，然而在我們所提出的架構上輸出的阻抗為相等，所以不需要額外設計一個阻抗轉換器，從上段文獻探討中我們看到的威爾金森不等功率分配器在終端都必須加上 1/4 波長阻抗轉換器，或者是並接殘段來達到目的，因此我們的架構變的簡單而且又達到縮小電路尺寸的目的，以及我們提出了一個明確的設計步驟。. 1.2 章節介紹本論文共分為六章，第一章為緒論，藉由文獻的回顧來探討研究動機，並了解目前威爾金森不等功率分配器設計方法以及等阻抗輸出之威爾金森不等功率分配器的相關設計以及探討。第二章將說明以及介紹平行耦合線的特性及其設計方法與公式介紹，最後也提出本論文相關之耦合線推導，希望能藉由簡單的平行耦合線理論分析，提供本論文第四章的威爾金森不等功率分配器分析基礎，將使用的平行耦合線架構等效成比較容易分析的電路設計公式，並且在電路分析上能簡化複雜性。第三章將介紹傳統的威爾金森不等功率分配器特性及電路分析，藉此了解不等功率分配器的分析方法以及傳統架構的缺失。第四章所提之架構是將第三章中的傳統不等功率分配器做改良，利用平行耦合線來設計不等功率分配器並且達到等阻抗輸出以及縮小尺寸的目的，文中將提出一個明確的設計公式與步驟。第五章則針對第四章所提出之架構在設計以及電路實現之限制上提出一個改善的方式，在耦合線段上加一個電容值來提高功率分配比值可選擇度以及增加電路可實現範圍，並以模擬結果驗證可行性。最後，第六章針對本論文提出的架構及做一個結論。. 3.

(16) 第二章平行耦合線設計理論分析 2.1 平行耦合線介紹當兩條傳輸線之間的距離靠近時，會因為電磁場彼此產生有能量的耦合。這種結構為平行耦合線由三個的相近的導體所組成(包含接地面)，微帶線設計的平行耦合線可以獲得不同變化的設計方法與型態。因此可以利用這種特性來設計分波器、耦合器和濾波器。在此運用奇、偶模態分析方法能夠更簡單獲得各種平行耦合線的等效電路參考公式，再利用相關設計電路的參考公式實現微波功率分波器。. 2.2 平行耦合線分析. 2.2.1 平行耦合線電容效應. 平行耦合微帶線結構如圖 2.1 所示，其中 W 為耦合線單線寬，S 為耦合線之間距，h 為板材厚度、  r 為介電常數。假設耦合線的波傳遞為橫向電磁模式 (transverse electromagnetic, TEM)，則其電磁特性可以完全由微帶線之間的電容效應與傳播速度加以描述及分析，因此利用電容效應來分析耦合線的奇模態以及偶模態。圖 2.2(a)為平行耦合線的等效電容網路示意圖，兩導線與接地之間會產生自電容 CS 在此必須使兩導線的大小與接地面距離相等。在不計接地面的情況下兩導線之間會產生共電容 Cm。在圖 2.2(b)(c)為平行耦合線的奇、偶模態等效電容網路，奇模態分析下兩導線之間的大小相同、方向相反。在這情況下電路架構對稱面視為短路，會產生自、共電容效應，而偶模態分析下兩導線之間電流大小與方向均相同則電路架構的對稱面視為開路有自容效應產生。因此在平行偶合線的奇模態的與偶模態的特性阻 4.

(17) 抗，則因共電容效應大小而有所差異。而共電容效應影響的參數會有微波板材的介電常數、厚度及兩耦合線的間距，故在這論文中所提出的架構，使用平行耦合線必須注意選用的微波板材及設計公式部分自選變數以獲得適當的奇、偶模特性阻抗避免相差過大，導致兩導線間距無法實現。. W. S. W. r. h. Ground 圖 2.1 耦合微帶線結構圖。. Cm. CS. CS. Ground. (a). 5.

(18) 2Cm. Short. 2Cm. CS. Ground. (b) Open. CS. CS. Ground. (c) 圖 2.2 平行耦合線電容寄生電路圖 (a) 平行耦合線等效電容電路;(b) 奇模態電容效應等效電路圖;(c) 偶模態電容效應等效電路圖。. 2.2.2 平行耦合線原理. 平行耦合線是由兩段平行的傳輸線組成，常用於設計被動電路，根據平行耦合線的奇、偶模態的電容效應等效電路圖可以得知平行耦合線會產生自容以及共容效應並藉由下面圖 2.3 分析各端點的電壓及電流獲得 Z 矩陣公式。圖 2.3(a) 為四埠平行耦合線，各端埠的電壓分別為 V1、V2、V3 和 V4，以及流入各端埠的電流源分別為 I1、I2、I3 和 I4。Zoe 和 Zoo 分別表示耦合線的偶模與奇模特性阻抗。如圖 2.3(b) 所示，根據平行耦合線的對稱行可利用奇、偶模態的型態加以分析。將電流分成偶模態電流源和奇模態電流源，i1 或是 i3 為操作於偶模態中的電流源，而 i2 或 i4，為奇模態電流源，因此，利用疊加原理可求得各端埠的電流分別是[11] 6.

(19) I1  i1  i2. (2.1a). I 2  i1  i2. (2.1b). I 3  i3  i4. (2.1c). I 4  i3  i4. (2.1d). Z0e , Z0o. I3. I2 3. 2. +V3. +V2. I1. I4 1. 4. +V1. +V4. 0. l. (a). 7.

(20) Z0e , Z0o i1. i3 2. Vb(z). 3. i2. i4. i3. i1. 1. Va(z). 4. l. 0. (b) 圖 2.3 平行耦合線電路架構分析圖 (a) 端點電壓和電流，Zoo、Zoe 分別為奇、偶模態之特性阻抗；(b) 奇、偶模態電流源。. 圖 2.3(b)中 Va(z) 和 Vb(z) 代表耦合線上位於 z 的電壓值，根據線性疊加原理可得， Va z   Va1 z   Va2 z   Va3 z   Va4 z . (2.2a). Vb z   Vb1 z   Vb2 z   Vb3 z   Vb4 z . (2.2b). 其中 Va1 z  代表電流 i1≠0 而 i2 = i3 = i4 = 0 情況下的電壓值 Va(z)，其餘依此類推。首先分析偶模態，只考慮電流源 i1 則其他端埠為開路狀態(i2 = i4 = i3 = 0)，此時由端埠 1 看進去的偶模態輸入阻抗為. Z ine   jZ oe cot l. (2.3). 其中  為相位常數。此時可以計算 i1 在偶模態所產生的 Va 和 Vb 電壓為. Va1 ( z)  Vb1 ( z)  Ve [e j ( zl )  e j ( z l ) ]  2Ve cos  (l  z). 8. (2.4).

(21) 其中 Ve+ 為此模態下往 +z 方向傳播的電壓波振幅。搭配(2.3)可得. Va1 ( z )  Vb1 ( z )   jZ oe. cos  (l  z )  i1 sin l. (2.5). 同理，偶模態饋入且 i1 = 0 時由 i3 產生的 Va 和 Vb 電壓為. Va3 ( z )  Vb3 ( z )   jZ oe. cos  z  i3 sin  l. (2.6). 其次分析奇模態，只考慮電流源 i2 則其他端埠為開路狀態(i1 = i3 = i4 = 0)，則由端埠 2 看進去的奇模態輸入阻抗為. Z ino   jZ oo cot l. (2.7). 此時可以計算 i2 在奇模態所產生的 Va 和 Vb 電壓為. Va2 ( z)  Vb2 ( z)  Vo [e  j ( z l )  e j ( z l ) ]  2Vo cos  (l  z). (2.8). 其中 Vo+ 為此模態下往 +z 方向傳播的電壓波振幅。搭配(2.7)可得. Va2 ( z )  Vb2 ( z )   jZ oo. cos  (l  z )  i2 sin l. 同理，奇模態饋入且 i2 = 0 時由 i4 產生的 Va 和 Vb 電壓為為. 9. (2.9).

(22) Va4 ( z )  Vb4 ( z )   jZ oo. cos  z  i4 sin  l. (2.10). 下面推導的公式中    l ，因此，端埠 1 之電壓 V1 為. V1  Va1 (0)  Va2 (0)  Va3 (0)  Va4 (0)   j (Zoei1  Z ooi2 ) cot   j (Z oei3  Z ooi4 ) csc. (2.11). 利用(2.1)可以將端埠 1 之電壓 V1 重新整理為. j j V1   ( Z oe  Z oo ) cot   I1  ( Z oe  Z oo ) cot   I 2 2 2 j j  ( Z oe  Z oo ) csc  I 3  ( Z oe  Z oo ) csc  I 4 2 2. (2.12). 同理可求得其他端埠電壓和電流源的關係，進而得到下列的[Z]矩陣. V1   Z 11 V   Z  2    21 V3   Z 31    V4   Z 41. Z 12. Z13. Z 22. Z 23. Z 32. Z 33. Z 42. Z 43. Z 14   I 1  Z 24   I 2  Z 34   I 3    Z 44   I 4 . (2.13). 其中[Z]矩陣元素可以根據平行耦合線結構的對稱性以及(2.12)而得出 j Z11  Z 22  Z 33  Z 44   (Z oe  Z oo ) c o t 2. (2.14a). j Z12  Z 21  Z 34  Z 43   (Z oe  Z oo ) c o t 2. (2.14b). 10.

(23) j Z13  Z 31  Z 24  Z 42   (Z oe  Z oo ) c s c 2. (2.14c). j Z14  Z 41  Z 23  Z 32   (Z oe  Z oo ) c s c 2. (2.14d). 令 Yoe 和 Yoo 分別代表耦合線的偶模與奇模特性導納，則 4 埠耦合線的 Y 矩陣元素為 j Y11  Y22  Y33  Y44   (Yoe  Yoo ) c o t 2. (2.15a). j Y12  Y21  Y34  Y43   (Yoe  Yoo ) c o t 2. (2.15b). Y13  Y31  Y24  Y42 . j (Yoe  Yoo ) csc  2. (2.15c). Y14  Y41  Y23  Y32 . j (Yoe  Yoo ) c s c 2. (2.15d). 2.2.3 平行耦合線阻抗轉換設計 3. 2. Zina. I3. 1. ZL. I. 4 1. 90。. (a) 11.

(24) 3. 2 I. 1. Zinb. 3. 4. I. 4. 90。. ZL. (b) 圖 2.4 耦合線設計電路圖(a) Z ina 耦合線設計電路圖(b) Z inb 耦合線設計電路圖. 考慮圖 2.4(a)和(b)兩平行耦合線電路，耦合線電氣長度均為 90°，可以將負載電阻 ZL 做阻抗轉換。考慮從圖 2.4(a)可以得知 I 2  0 ， I 4  0 及 V1   I 1 Z L ，從 Z 矩陣可以求得. V1  Z11I1  Z13 I 3   I1 Z L. (2.16a). V2  Z 21I 1  Z 23 I 3. (2.16b). V3  Z 31I 1  Z 33 I 3. (2.16c). V4  Z 41 I 1  Z 43 I 3. (2.16d). 得到(2.16)之關係式後，可以由(2.16a)及(2.16c)求得 Z ina. Z ina . V3 Z Z   31 13 I3 ZL. 12. (2.17).

(25) 由平行耦合線對稱性的關係，可以得到從 Port3 看進去的 Z ina. Z ina . 1 Ze  Zo 2 ( ) ZL 2. (2.18). 從圖 2.4(b)可以得知 I 2  0 、 V1  0 及 V4   I 4 Z L ，從 Z 矩陣可得到. V1  Z11I1  Z13 I 3  Z14 I 4. (2.19a). V2  Z 21I1  Z 23 I 3  Z 24 I 4. (2.19b). V3  Z 31I1  Z 33 I 3  Z 34 I 4. (2.19c). V4  Z 41I1  Z 43 I 3  Z 44 I 4   I 4 Z L. (2.19d). 得到(2.19)之關係式之後可以由(2.19a)及(2.19d)求得 Z inb. Z inb . V3 Z Z   L 13 I3  Z14 Z 41. (2.20). 由平行耦合線對稱性的關係，可以得到從 Port3 看進去的 Z inb. Z inb  Z L (. 13. Ze  Zo 2 ) Ze  Zo. (2.21).

(26) 本論文將參考平行耦合線設計原理，分別在第四章及第五章提出兩個架構，達到終端阻抗相等的威爾金森不等功率分配器。. 14.

(27) 第三章傳統威爾金森不等功率分配器之理論分析 3.1 威爾金森不等功率分配器之介紹功率分配器常用於微波通訊系統，包括混波器、雷達陣列天線、和功率放大器等，其中最常見的功率分配器架構為威爾金森功率分配器。本論文所探討的威爾金森功率分配器為一輸入對二輸出的三埠網路，具有輸出端不等功率分配，且終端阻抗為相等以及所有端埠皆匹配且輸出端彼此隔離之特性的電路架構。. 3.2 威爾金森不等功率分配器之設計原理傳統威爾金森不等功率分配器在由兩條傳輸線及一集總式電阻所組成，如圖 3.1 所示為威爾金森不等功率分配器電路圖。傳輸線特徵阻抗和電阻值分別為 z 02  k (1  k 2 ). 2 和 z 03  (1  k ). k. 3. 1 ， r  k  ，在操作頻率下傳輸線的電氣長 k. 度為   90 。. z 02 . . k 1 k 2. . Port 2. Port 1 90°. 1 k 2 z03  k3. 1 r k k Port 3. 圖 3.1 傳統威爾金森不等功率分配器。. 15.

(28) 3.2.1 傳統威爾金森不等功率分配器等相位分析威爾金森不等功率分配器可以利用等、反相位電路來分析[4]。先從等相位電路分析來看，將傳輸線特徵阻抗及隔離電阻以端埠特徵阻抗 Z0 正規化分別以 z 02 、 a. z 03 及、r 表示， yin 2 為 Port1 當作訊號源時，看進 z 02 的導納， yi n3 a 為看進 z 03 的導納，如圖 3.2 所示。. yin2a. I2a r 02. Va2 z02. 90° 1. VS1a. r r03. z03 ~. Va3. yin3a. I3a. 圖 3.2 以 Port1 為信號源之電路圖。. 當 Port1 當信號源時，由 Port1 輸出到 Port2 及 Port3 的功率比值 k 2 . P3. P2. 為電. 路設計之目的,且在此 Va 3  Va 2，所以我們可以知道 r02 跟 r03 的比值為也知道 yin 2 與 a. a. y in 3 的比值. r02  k2 r03 yi n 3. a. yi n 2. a. 16.  k2. (3.1). (3.2).

(29) 因此可以得到由 Port1 看進去電路之兩個半電路如下 r02 yin2a. z02. 90° r03 yin3a. z03. 圖 3.3 由 Port1 看進電路之半電路圖. 由圖 3.3 可以由傳輸線輸入阻抗公式得知. yin 2  a. yin 3  a. 從(3.2)、(3.3)及(3.4)可以知道 z 02 及 z 03 比值. r02 z 02. (3.3). 2. r03 z 03. (3.4). 2. z 02  k 2 ，再令 Port2 及 Port3 作為信號 z 03 b. b. 源， I 2 為 Port2 作為信號源時流入 Port1 的電流，反之 I 3 Port3 作為信號源流入 Port1 的電流，如圖 3.4 所示。 I2b. Vb2. r02. z02 Vb1. ~. 90°. 1. VS2. r r03. z03 Vb3. I3b. ~. 圖 3.4 以 Port2 及 Port3 當作信號源之電路圖。 17. VS3.

(30) 在此給定 VS 2  VS 3 及 Vb  Vb ，所以 r 可以忽略不看，因此得知從 VS 2 送到 Port1 的 2. 3. 功率為. Vb. 2 2. 2r02. Vb. 1 1 b  Vb ( I 2 )  2. (3.5). 1 1 b  Vb ( I 3 )  2. (3.6). 3 2. 2r03. 從公式(3.1)與給定的條件 Vb  Vb 可以知道 I 2 與 I 3 的比值為 2. 3. b. I2. b. I3. b. . b. 1 k2. (3.7). 接著將電路切一半，Port1 阻抗等分為 z 與 z  並聯如圖 3.5 所示 I2b. I=0. z I3b. z 圖 3.5 Port1 阻抗為 z 與 z  並聯分析示意圖可以從圖 3.5 得知因為 I  0 所以兩端電壓為相等因而得到公式(3.8a)，可以從(3.8a) 知到 z 與 z  的比值為. I 2  z  I 3  z  b. b. 18. (3.8a).

(31) b. z I 3  b  k2 z I 2. (3.8b). 且已知 z 與 z  並聯等於 1 以及 z 與 z  的比值，所以可以分別求得 z 跟 z  為. z  1  k 2. (3.9). 1 k 2 k2. (3.10). z . 所以在同相位的電路分析中公式(3.1)得知. r02  k 2 以及 z 跟 z  後，如果 r02  k 則 r03. r03  1 ，利用 1/4 波長阻抗轉換器公式可以求得兩段傳輸線之阻抗如圖 3.6 所示。 k. r02 z02 1 k. 2. r03. 1 k2 k2. z03. 圖 3.6 同相位分析之傳輸線阻抗示意圖. z 02  k (1  k 2 ). z 03 . 19. 1 k 2 k2. (3.11). (3.12).

(32) 3.2.2 傳統威爾金森不等功率分配器反相位分析反相位分析在此使用疊加原理來進行分析，分別由 Port1、Port2 及 Port3 作為信號源，Port1 作為信號源之電路圖如圖 3.2 所示，Port2 及 Port3 作為信號源支電路圖如圖 3.7 所示。 1 z02 Vc1. ~. I2c1. 90°. 1. VS2. r 1. z03. VS3. (a) 1 z02 Vc2. VS2. I3c2. 1. 90°. r 1. z03. ~ V S3. (b) 圖 3.7 各別以 Port2 及 Port3 當作信號源(a)Port2 當作信號源(b)Port3 當作信號源之根據互易定理得知. 20.

(33) V S 1  I 2  VS 2  I 2  VS 2  a. c1. c. VS1  I 3 a. a. c2. c.  VS 3  I 3 c. 1 a I3 k. a. (3.13). (3.14). 由(3.15)及(3.14)可以知道當 VS 2  kVS 3 時，則得到 c. c. I2  I3 c1. c2. 0. 此時沒有電流流過 Port1，因此在隔離電阻間有一個虛接地，所以電路可以切成一半，且 Port1 可忽略，虛接地如圖 3.8 所示. V2. V2 r1. r r2. V3. V3. 圖 3.8 隔離電阻虛接地示意圖已知. V2  k 2 ，且從圖 3.8 可以得知 V3 V2  V3  r1 r2. (3.15). r1  V2   k2 r2 V3. (3.16). 由公式(3.15)得到. 又知道 r  r1  r2 ，與(3.16)及(3.15)可以得. 21.

(34) r02  r1 . r03  r2 . k 2r 1 k 2. r 1 k 2. (3.17). (3.18). 所以如果 r02  k 則 r03  1 ，則可以知道 r k. 1 k 2 r k. (3.19). 3.2.3 不等功率分配器 S 參數分析由上述之分析所得之公式，我們使用 Angilent ADS 模擬一個以理想傳輸線設計之傳統的威爾金森不等功率分波器，中心頻率設為 1 GHz，功率比值 P3 / P2  k 2  4 。電路如圖 3.9 所示由模擬結果圖 3.3 可以看出，電路的 S11、S22. 反射係數以及 S23 隔離係數在 1 GHz 均為零，且 Port1 到 Port2 與 Port3 的能量為不等功率的分配，其中 S21 = -6.9dB，S31 = -0.969dB，功率比值 P3 / P2 為 4.08 和理論值相同。. 圖 3.9 理想傳輸線設計之傳統式威爾金森不等功率分配器(無阻抗轉換器) 22.

(35) 0. S31. Magnitude (dB). -10. S21. -20. S11 S33. S23 S22. -30 -40 -50 0. 2. freq, GHz 圖 3.10 傳統威爾金森不等功率分配器理想傳輸線 S 參數模擬圖。. 3.3 討論因為威爾金森不等功率分配器在中端的功率分配不相等因此中端阻抗也會不相等，所以在輸出終端必須要各加上一段 1  阻抗轉換器，將阻抗轉至 50 歐姆， 4 因此在電路設計上會多占用空間並且使設計上多了一個考量。以 3.2.3 節所提出的以理想傳輸線設計之威爾金森不等功率分配器的電路來說，可以從圖 3.9 之電路圖看到他的輸出埠並非 50 歐姆，所以我們需要額外設計他的阻抗轉換器。. 23.

(36) 圖 3.11 理想傳輸線設計之傳統式威爾金森不等功率分配器(有阻抗轉換器). 24.

(37) 第四章等阻抗輸出之威爾金森不等功率分配器 4.1 介紹近年來提出許多有關不等功率分波器的設計方法，因此在本文第四章與第五章提出使用偶合線取代傳統的威爾金森不等功率分配器的傳輸線，經過阻抗匹配的設計後使終端阻抗不需加上 1  阻抗轉換器，並且提出明確的設計過程及公 4 式。首先由第二章了解平行耦合線的特性及基本原理與設計後，利用兩段不同阻抗的平行耦合線取代傳統不等功率分波器的傳輸線，使整體面積仍保持微小化的特性而且架構簡單，這裡的設計分析方法，利用奇、偶模態分析電路獲得良好的匹配，且結果在模擬與量測皆能獲得一致性。. 4.2 功率分配器電路結構分析本章節提出的等阻抗輸出之不等功率分配器電路架構如圖 4.1 所示，是將雙段不同阻抗的平行耦合線取代傳統的四分之波長的傳輸線，主要目的是使輸出阻抗相等，不需要加上阻抗轉換器的設計，在傳統式的不等功率分配器中，因為單段傳輸線的結構，使得其輸出端點電壓不同因此阻抗也不一樣，所以在輸出端埠必須加上阻抗轉換器的設計。在我們所提出的架構使用耦合線來取代傳統式的傳輸線，設計上能夠使得輸出阻抗相同，因此不需要額外加上阻抗轉換器的設計，其中 Ze1、Zo1 分別代表第一段耦合線段(以下稱為耦合線單元 A)的偶模態特徵阻抗、奇模態特徵阻抗，Ze2、Zo2 則分別代表第二段耦合線段(以下稱為耦合線單元 B)的偶模態特徵阻抗、奇模態特徵阻抗。根據第三章所作的等、返向位分析與第二章耦合線阻抗轉換設計，使耦合線達到匹配，因此在 Port2 跟 Port3 終端不需要加上 50 歐姆阻抗轉換器，進而達到縮小整體電路的面積與結構簡單得目的。 25.

(38) zeA, zoA Port 1 z0 = 1.  = 90°. zeB, zoB. Port 2 z0 = 1 r Port 3 z0 = 1. 圖 4.1 等阻抗輸出之不等功率分配器電路架構圖。. 4.2.1 等相位電路分析此架構是以耦合線取代傳統式威爾金森功率分波器的傳輸線，因此在等相位電路分析中可以從第三章作同相位電路分析時公式(3.9)跟(3.10)所得到的 z 及 z  ，可以知道在同相位分析時從 Port2 及 Port3 看到 Port1 的阻抗如圖 4.3 所示。. 並且利用在第二章耦合線所推導出的耦合線之阻抗公式 (2.18) 所得到的. Z i n a. 1 Ze  Zo 2 ( ) 可以知道從 Port2 看進去同相位等效電路的輸入阻抗為 ZL 2. zine , A . z z 1 ( eA oA ) 2 2 1 k 2. 同樣的從 Port3 看進去同相位等效電路的輸入阻抗為. 26. (4.1).

(39) zine , B . k 2 zeB  zoB 2 ( ) 1 k 2 2. (4.2). zeA, zoA. Port 2. 2 1 1.  = 90。. V. ~. r. z ine , A. r1 A  1  k 2. zeB, zoB. Port 3. 1. 3 kV. ~.  = 90。 r1 B . z ine , B. 1 k 2 k2. 圖 4.2 等相位之等效電路圖。 4.2.2 反相位電路分析在反相位的電路分析中從第三章做反相位電路分析時公式(3.17)及(3.18)所得到的 r1 及 r 2 ，可以知道從 Port2 及 Port3 在反相位中看進電路所得到的 r 如圖 4.3 所示。並且利用在第二章耦合線所推導出的耦合線之阻抗公式 (2.21)所得到的. Z inb  Z L (. Ze  Zo 2 ) 可以知道從 Port2 看進去反相位等效電路的輸入阻抗 Ze  Zo. z. o in , A. k 2 r zeA  zoA 2  ( ) 1  k 2 zeA  zoA. (4.3). 同樣的從 Port3 看進去反相位等效電路的輸入阻抗為. zino , B . z z r ( eB oB ) 2 2 1  k zeB  zoB 27. (4.4).

(40) zeA, zoA Port 2. 2 1. 1 r. ~. kV. 1. 3. zino , A.  = 90。. k2 r 1 k 2. zeB, zoB Port 3. ~ -V.  = 90。. z ino , B 1 r 1 k2. 圖 4.3 反相位之等效電路圖。 4.2.3 電路設計流程為了達到阻抗匹配所以 z e in, j  z o in, j  1 ，且令 zA、zB、CA、CB 為. z A  z eA z oA. (4.5). z B  z eB z oB. (4.6). CA . z eA  z oA z eA  z oA. (4.7). CB . z eB  z oB z eB  z oB. (4.8). 28.

(41) 另外可由阻抗匹配的條件將(4.1)與(4.2)改寫成與 zA、zB、CA、CB 的關係式如下. z AC A 1 CA. 2. z BCB 1  CB. 2.  1 k 2. (4.9). 1 k 2 k. (4.10). . (4.3)與(4.4)可以得到 r 與 CA、CB 的關係式. r. 1 k 2 1 1 k 2  2 k 2 CA2 CB. (4.11). 當條件滿足時我們得到由電路分析所得的關係式之後，電路設計的條件帶入其關係式則可以得到電路的參數，其設計步驟如下：步驟ㄧ：先設定功率比值 k2。步驟二：自行選擇 zA。步驟三：將 k2 與 zA 帶入公式(4.9)得到 CA。步驟四：由上步驟得知 CA 後帶入公式(4.11)可得到 r 與 CB。步驟五：最後將 CB 帶入公式(4.10)可以得到 zB。由設計公式可以得知選擇 zA 之後與其他設計參數的關係如圖 4.6 所示，且可以由關係圖得知當 zA 越大則 zB 越大;CA 與 CB 越小，主要會使 WB 變小，則會使 k 的選擇變小;反之 zA 越小則 CA 與 CB 越大(zB 越小)，主要會使 SA 與 SB 變小，所以 zA 的選擇相當重要。. 29.

(42) (a). (b). 30.

(43) (c). (d) 圖 4.4 架構各參數關係圖 (a)zA 對 CA 關係圖(b)zA 對 CB 關係圖(c) zA 對 zB 關係圖 (d)zA 與 r 關係圖 31.

(44) 4.3 功率分配器之實作及量測為了驗證，本次實作的功率分配器利用雙段耦合線來取代傳統式的威爾金森不等功率分配器的傳輸線，來達到縮小尺吋以及端埠等輸出阻抗的目的，操作頻率為 2 GHz，由上述公式我們先選擇功率比值 k2 為 1.44 然後依序著設計步驟得到各個設計參數之後如表 1.4 所是，利用 Agilent ADS 2008 微波電路分析軟體中的理想傳輸線與理想耦合線模型來建構此功率分配器，得到圖 4.5 的 S 參數模擬結果，可以看出整體電路在中心頻率 f0 = 2 GHz 達到很好的阻抗匹配特性，且從圖 4.7(c) 可以得知此分波器為不等功率的分配，比值為 1.44(1.58dB)。. 表 4.1 設計參數 (中心頻率 f0 = 2 GHz) zA. 2.59. CA. 0.516. CB. 0.619. zB. 1.65. R. 330Ω. ZeA. 229.1Ω. ZoA. 73.2Ω. ZeB. 170Ω. ZoB. 40Ω. 32.

(45) 0. S11 S23. -50. (dB) -100. -150 0.5. 1.0. 1.5. 2.0. 2.5. 3.0. 3.5. 4.0. 4.5. 5.0. 3.5. 4.0. 4.5. 5.0. freq, GHz (a). 0. S22 S33. -20. -40. (dB) -60. -80 0.5. 1.0. 1.5. 2.0. 2.5. 3.0. freq, GHz (b). 33.

(46) 0 -20. S21. S31 0. -40 -60. -5 1.5. 2.5. 2.0 freq, GHz. -80 0.5. 1.0. 1.5. 2.0. 2.5. 3.0. 3.5. 4.0. 4.5. 5.0. freq, GHz (c) 圖 4.5 利用理想耦合線設計此架構不等功率分配器之 S 參數模擬結果。(a)|S11 |和|S23|; (b) |S22|與|S33|；(c) |S21 |與|S31 |。. 這些參數透過 Agilent ADS 2008 內建 Momentum 電磁全波分析軟體加以模擬後，並且透過化學蝕刻顯影來實作電路，圖 4.8(a) 為 Layout 的標示電路參數作圖，在此將電路實現在 FR4 印刷電路板上，其中基板介電常數為 4.33、損耗正切為 0.022，及基板厚度 1.6 mm，電阻則以 0603 表面黏著元件來實現，整體電路面積大小為 3 cm × 1 cm。電路中各段尺寸如表 4.2 所示，Layout 圖與成品實拍照如圖 4.8 所示。最後利用 Agilent E5071C 向量網路分析儀量測 S 參數如圖 4.9 所示，可以觀察到此架構之量測反射損耗、插入損耗以及兩輸出端之隔離度和模擬結果大致相吻合，但實際電路量測功率比值與理想相差 0.15 dB，分析其原因可能是因為板材的損耗與 Port1 的反射所造成。其插入損耗 S21、S31 為 -4.62. dB 及-2.89 dB，. 而圖 4.7(a)可觀察到 S11 在反射損耗小於 -15 dB，另外在 S23 也擁有 -21 dB 足夠之隔離度，使得其輸出訊號不會互相干擾。，而反射係數若以 -15 dB 以下為基準則 S11 頻寬為 20%，若以隔離度 -15 dB 為基準則 S23 具有 40%的頻寬。表 4.3 為此設計電路的特性總覽及模擬和量測比較。 34.

(47) 表 4.2 電路中各參數尺寸(單位:mm) W1. L1. S1. W2. L2. S2. 3.0. 3.1. 8.4. 0.12. 23.2. 0.29. W3. L3. S3. W4. L4. S4. 0.44. 23.4. 0.12. 0.75. 1. 0.96. L2 Port 1 W1. S2 L1. Port 2. W2. L4 S1. S4 W3. W4. S3. Port 3. L3 (a). 3 cm. Port 2 1 cm Port 3. Port 1. (b) 圖 4.6 等輸出阻抗威爾金森不等功率分配器實作圖。(a)Layout 圖；(b)實照圖。微波板材厚度為 1.6 mm，介電常數為 4.33，損耗正切為 0.022。 35.

(48) 0 S11. Magnitude (dB). -10 -20. S23. -30 meas. -40. simu. -50 1.0. 1.5. 2.0. 2.5. 3.0. freq, GHz (a). 0 S31. -5 S21. -10 meas simu. -15 1.0. 1.5. 2.0. freq, GHz (b). 36. 2.5. 3.0.

(49) 0 -5. S22 (dB). -10 -15 -20. meas simu. -25 1.0. 1.5. 2.0. 2.5. 3.0. freq, GHz (c). 0. S33 (dB). -5 -10 -15 meas simu. -20 1.0. 1.5. 2.0. 2.5. 3.0. freq, GHz (d) 圖 4.7 電路量測與電磁全波模擬 S 參數比較圖 (a) S11 與 S23 (b) S21 與 S31 (c) S22 (d) S33. 37.

(50) 表 4.3 設計電路特性總覽 (中心頻率 f0 = 2GHz). 參數. S11. S23. S22. S33 尺寸. 軟體模擬. 實作量測. –24 dB @ f0, 頻寬. –15 dB @ f0, 頻寬. 26% (–14 dB 以下). 16.5% (–14 dB 以下). –21 dB @ f0, 頻寬. –21 dB @ f0, 頻寬. >40% (–20dB 以下). 40% (–20dB 以下). –23 dB @ f0, 頻寬. –14 dB @ f0, 頻寬. 38.75% (–14dB 以下). 15% (–14dB 以下). –17 dB @ f0, 頻寬. –18 dB @ f0, 頻寬. 14% (–14dB 以下). 31% (–14dB 以下). 3  1 cm2 (FR4 基板). 38.

(51) 第五章威爾金森不等功率分配器之改善 5.1 介紹此章所提出的方法是針對前一章節所設計之等端埠阻抗輸出威爾金森不等功率分配器作改善，因為前一章節所提出的設計方法，會讓 k 值有選擇上的限制，因為 k 值越大會導致 B 段耦合線的間距過小如圖 5.1 紅色圈圈所示，由於實驗成果是以化學蝕刻顯影方式完成，所以間距過小會使得製作上面有困難，因此我們在 B 段耦合線上並接一個電容，目的是為了增加偶合線線之間的耦合量，讓耦合線間距能夠拉寬並且提高 k 值得選擇度。. L2. Port 2 L4 S4 W3. W4. S3. Port 3. L3. 圖 5.1 間距過小示意圖(約 0.12mm)。. 5.2 威爾金森不等功率分配器改善架構呈現將上一張所提出的等端埠阻抗之威爾金森不等功率分配器的 B 段耦合線將耦合線拆成兩條 45。的耦合線並接，最後從兩條耦合線之間再並接上一個電容的電路圖，目的為增加耦合線之間的耦合量如圖 5.2 所示。. 39.

(52)  = 90°.  = 45°.  = 45° C. 圖 5.2 並接電容架構示意圖. 5.3 威爾金森不等功率分配器改善之模擬. 5.3.1 理想耦合線與理想電容模擬此節我們利用 Agilent ADS 2008 微波電路分析軟體來進行模擬，在這裡使用耦合線參數與第四章所提的一樣，並使用理想的耦合線以及分別使用理想的電容與電容模型(TDK0603)來進行模擬。在第四章我們所計算出來的 Z eB 與 Z oB 分別為 170 歐姆與 40 歐姆且電氣長度為 90 度，中心頻率為 2 GHz，因此我們將此 B 段耦合線拆成兩段分別為 45 度的耦合線且並接上一個理想的電容分別為 1 pF、2 pF、4 pF、8 pF 及 10 pF 作模擬並且觀察 S 參數的變化，電路圖如圖 5.3 所示。. 40.

(53)  = 90°. Port 2 z0 = 1. zeA, zoA r Port 1 z0 = 1. zeB, zoB. zeB, zoB C.  = 45°. Port 3 z0 = 1.  = 45°. 圖 5.3 威爾金森不等功率分配器改善之電路圖. 因為電容的變化會影響電路的匹配，因此變化電容值時會針對偶模以及奇模阻抗去做更動，變化如表 5.1 所示。. 表 5.1 奇、偶模阻抗隨電容值變化的微調值. C. ZeB. ZOB. 0 pF. 170.064 歐姆. 40.021 歐姆. 1 pF. 160.064 歐姆. 45.021 歐姆. 2 pF. 139.56 歐姆. 44.017 歐姆. 4 pF. 139.56 歐姆. 49.52 歐姆. 8 pF. 124.051 歐姆. 49.52 歐姆. 10 pF. 124.051 歐姆. 55.021 歐姆. 41.

(54) 經由 S 參數的模擬如圖 5.4，我們可以從圖 5.4(a)所示得知在電容值為 4pF 的時候奇、偶模阻抗經過微調後所得到的輸入反射損耗 S11 為-23 dB，當電容值為 8pF 時輸入反射損耗 S11 為-17 dB 仍小於-15dB。如圖 5.4(b)所示因為電容是加在 B 段耦合線，因此電容如果改變與耦合線的阻抗微調對輸入反射損耗 S22 沒有太大影響。如圖 5.4(c)所示得知當電容值為 8pF 時耦合線阻抗微調後輸入反射損耗 S33 為 -17dB 仍小於-15 dB。如圖 5.4(d)所得之在電容值為 8pF 且耦合線阻抗微調後，隔離度-18 dB。如圖 5.4(e)跟 5.4(f)得知電容變化時的 Port2 與 Port3 的穿透係數，且計算其功率分配比值如表 5.2 所示。. 0. 8pF. S11 (dB). -20. -40 0pF. -60 1.0. 1.5. 2.0. freq, GHz (a). 42. 2.5. 3.0.

(55) 0. S22 (dB). -20. -40. -60 1. 2. 3. (b). 0. -20 S33 (dB). 8pF. -40. 0pF. -60 1.0. 1.5. 2.0. freq, GHz (c). 43. 2.5. 3.0.

(56) 0 8pF. S23 (dB). -20. -40 0pF. -60 1. 2. 3. freq, GHz (d). 0 -1 8pF S31 (dB). -2 -3. 0pF. -4 -5 1. 2. freq, GHz (e) 44. 3.

(57) -2 -3 0pF. S21 (dB). -4 -5 -6 8pF. -7 -8 2. 3. freq, GHz (f) 圖 5.4 S 參數模擬結果。(a)輸入反射係數 S11；(b) 輸入反射係數 S22;(c) 輸入反射係數 S33;(d)隔離係數 S23;(e)穿透係數 S31;(f)穿透係數 S21 表 5.2 各電容值之功率分配比值 k2 表 C. 0 pF. 2 pF. 4 pF. 8 pF. 10 pF. k2. 1.44. 1.597. 1.757. 1.967. 1.559. |S11|. -60 dB. -28 dB. -22 dB. -19 dB. -18 dB. |S23|. -60 dB. -23 dB. -21 dB. -19 dB. -18 dB. 使用 Agilent ADS 2008 微波電路分析軟體的 tools 中的 Linecalc 計算加上電容之後的間距與線寬，如表 5.3 所示. 45.

(58) 表 5.3 線寬與間距 C. 0 pF. 2 pF. 4 pF. 8 pF. 10 pF. W3(線寬 mm). 0.454. 0.716. 0.683. 0.875. 0.827. G3(間距 mm). 0.108. 0.129. 0.261. 0.32. 0.438. 5.3.2 理想耦合線與電容 TDK 模型模擬在上一節針對理想電路以及理想電容來作模擬後所得到的結果，我們用 TDK 8pF 的電容模組來進行模擬，電容模組架構由 TDK 網站所提供，模型如圖 5.5 所示。因為理想的電容值並未有損耗的問題。我們將電容模型匯入 Agilent ADS 2008 微波電路分析軟體中，將理想的電容值替換成電容模型接著進行模擬其 S 參數如圖 5.6 所示。從圖 5.6(a)可得到輸入反射係數 S11 與 S22、S33 皆小於-15dB，從圖 5.5(c) 可以看到穿透係數 S21 與 S31 分別為-4.8dB 與-1.58dB，功率分配比值 k2 為 1.91。. 1 1. 8 pF. 2 10000 ohm. 圖 5.5 TDK 電容模組. 46. 2 0.2639 ohm. 0.3 nH.

(59) 0. -10. (dB). -20 S11. -30. S33 S22. -40 0. 1. 2. 3. 4. 5. freq, GHz (a). 0. S23 (dB). -10. -30. -50 0. 1. 2. 3. freq, GHz (b). 47. 4. 5.

(60) 0 -10 S31. -20. S21. -30 -40 -50 0. 1. 2. 3. 4. 5. freq, GHz (c) 圖 5.6 與電容模型之 S 參數模擬結果。(a)輸入反射係數;(b)隔離係數;(c)穿透係數。. 48.

(61) 第六章結論與未來展望本論文所提出的威爾金森不等功率分配器的研製是以平行耦合線來取代傳統是威爾金森不等功率分配器的傳輸線。在傳統式的不等功率分配器終端輸出功率不同，因此阻抗也是不同，所以在輸出端埠必須加上一個阻抗轉換器將阻抗轉換成 50 歐姆。在第四章我們提出的架構，使用耦合線取代傳統式不等功率分配器得傳輸線，經過同相位以及反相位的電路分析，在終端輸出阻抗為 50 歐姆，因此不需要在電路終端埠需要額外加上一段 1/4 波長阻抗轉換器，在這裡也提出了一個明確的設計公式，因此我們可以達到縮小電路並且設計簡單化的目的，且從 S 參數的模擬與量測結果得到電路有良好的輸入反射係數以及隔離度，在 Port2 跟 Port3 的功率比值也如我們所設計之預期。在第四章所提出的設計關係式因為架構上的實現限制，讓 k 值的選擇也有了限制，所以在第五章我們在耦合線之間加上一個電容值，為了達到增加耦合線之間耦合的能量，並且從 S 參數的模擬結果我們可以得知，加上電容值可以提高 k 值得選擇度並且拉大耦合線之間的距離，克服實作上的困難。第五章所提出之使用電容來達到增強耦合線之間耦合量的方法，由模擬結果得知效果有限，因此這個部份還是有值得探討的地方。. 49.

(62) 參考文獻 [1]. D. M. Pozar, Microwave Engineering, 3rd ed., John Wiley & Sons, Inc., 2005, chap. 7.. [2]. Y. Wu, Y. Liu, Y. Zhang, J. Gao, and H. Zhou, “A dual band unequal Wilkinson power divider without reactive components,” IEEE Trans. Microw. Theory Tech, Vol. 57, No. 1, pp. 216–222, 2009.. [3]. S.-H. Ahn, J. W. Lee, C. S. Cho, and T. K. Lee, “A dual-band unequal Wilkinson power divider with arbitrary frequency ratios,” IEEE Microw. Wireless Compon. Lett., Vol. 19, No. 12, pp. 783–785, 2009.. [4]. W.-C. Ip and K.-K. M. Cheng, “A novel unequal power divider design with dual-harmonic rejection and simple structure,” IEEE Microw. Wireless Compon. Lett., Vol. 21, No. 4, pp. 182–184, 2011.. [5]. P.-H. Deng and L.-C. Dai, “Unequal Wilkinson power dividers with favorable selectivity and high-isolation using coupled-line filter transformers,” IEEE Trans. Microw. Theory Tech, Vol. 60, No. 6, pp. 1520–1529, 2012.. [6]. Y.-Z. Zhu, W.-H. Zhu, X.-J. Zhang, M. Jiang, and G.-Y Fang, “Shunt-stub Wilkinson power divider for unequal distribution ratio,” IET Microw. Antennas Propagat., Vol. 4, No. 3, pp. 334–341, 2010.. [7]. Y.-L. Wu, Y.-X. Zhang, and Y.-A. Liu, “An Unequal Wilkinson Power Divider for a Frequency and Its First Harmonic,” IEEE Microw. Wireless Compon. Lett., Vol. 18, No. 11, pp. 737–739, 2008.. [8]. B. Li, X. Wu, and W. Wu, “A 10:1 Unequal Wilkinson Power Divider Using Couoled Lines With Two Shorts,” IEEE Microw. Wireless Compon. Lett., Vol. 19, No. 12, pp. 789–791, 2009.. [9]. L. Xi, Y. Lin, and C. Xi, “Novel design of dual-band unequal Wilkinson power divider with isolation stubs,” in Int. Conf. Microw. Millimeter Wave Tech., Vol. 2, Shenzhen, China, May 2012, pp. 1-3.. 50.

(63) [10]. [11]. H. Oraizi and A.-R. Sharifi, “Design and Optimization of Broadband Asymmetrical Multisection Wilkinson Power divider,” IEEE Trans. Microw. Theory Tech, Vol. 54, No. 5 , pp. 2220–2231,2006. 翁敏航，射頻被動元件設計，台北：台灣東華，2006，第7章。. 51.

(64)