淺溝槽隔離製程的缺陷研究

國 立 交 通 大 學

工學院專班半導體材料與製程設備學程

碩 士 論 文

淺溝槽隔離製程的缺陷研究

A Study on Defect of Sallow Trench Isolation Process

研 究 生 : 林 美 慧

指導教授 : 陳 家 富 教授

A Study on Defect of Sallow Trench Isolation Process

研 究 生：林美慧 Student：Mei-Hui Lin 指 導 教 授：陳家富 博士 Advisor：Dr. Chia-Fu Chen

國 立 交 通 大 學

工學院專班半導體材料與製程設備組 碩 士 論 文

A Thesis

Master Degree Program of Semiconductor Material and Process Equipment College of Engineering

National Chiao Tung University in Partial Fulfillment of the Requirements

for the Degree of Master of Science

in

Program of Semiconductor Material and Process Equipment

July 2007

Hsinchu, Taiwan, Republic of China

淺溝槽隔離製程的缺陷研究 學生：林美慧 指導教授：陳家富 博士 國立交通大學工學院專班半導體材料與製程設備組碩士班 摘 要 積體電路技術的縮小化，是為了加強電路之元件積成密度與功能性， 改善速度切換與元件消耗功率，其中以其通道長度與閘極氧化層的縮小 化最為顯著。而通道的隔離技術以淺溝槽隔離製程取代傳統 LOCOS (local oxidation of silicon)方式，以滿足高積成密度的要求。本論文主 要是研究因淺溝槽隔離製程所衍生出來的氣泡(bubble)缺陷，及運用兩 種方法改善此氣泡缺陷，進而改善晶圓廠內電性品質及良率。 第一種方法是改良淺溝槽隔離高密度電漿氧化層沉積程式，減緩預熱 時間與主沉積時間的溫度差，降低其預 熱 到 主 沉 積 前 之間的熱膨脹係數的 差異，第二種方法是在淺溝槽隔離內墊熱氧化層步驟多加一N2現場退火的 步驟，利用高溫先將內壁熱氧化矽層表層壓應力的殘留氣體或水氣先釋放 出來，再用N2讓表面氮化，增加與後層淺溝槽隔離高密度電漿氧化層的附 著力，但對需用到磊晶製程晶片的產品，若用第二種方法則需考量熱預算 對電性的影響程度有多大，避免自動掺入的問題產生。

The Defect Study for Shallow Trench Isolation Process

Student：Mei-Hui Lin Advisor：Dr. Chia-Fu Chen

Program of Semiconductor Material and Process Equipment National Chiao Tung University

Abstract

The shrinkage of IC (integrated circuit) enhance the circuit density, device function, switch speed and power consumption. The channel length and gate oxide thickness are the most critical parameters. To achieve the high-density purpose, STI (shallow trench isolation) was designed to replace LOCOS (local oxidation of silicon) for channel isolation. The subject of this thesis studied the bubble defect induced in STI process. We make use of two methods to solve the bubble defect and then improve such kind of electrical quality and circuit probe yield.

The first one is improve the deposition recipe of shallow trench isolation high density plasma oxide layer, to ease the temperature variation between pre-heat time and main deposition time that can reduce the coefficient of thermal expansion difference between pre-heat time and main deposition time.

The second one is extra N2 in-situ annealing step in shallow trench

isolation liner thermal oxide layer, the high temperature can release the surface compressive stress of liner oxide layer which surface nitrogen treatment can enhance the adhesion between high density plasma oxide and liner oxide. But for those products used Epi wafer, we should study the electrical shift level due to thermal budget to avoid auto-doping problem.

誌 謝 回顧這兩年豐富的碩士班生涯中，最感謝的莫過於我尊敬的指導教授 陳家 富博士，他秉持著孜孜不倦的教導方式，不斷給予我們指導及鼓勵，百忙 之中還不辭辛苦的抽空指導我們，著實令我十分敬佩那種堅持的精神與毅 力。還要謝謝我們美麗高雅的師母，在這段時間對學生們的照料。同時也 要感謝 郭正次博士、潘扶民博士及 陳密博士的審閱，並給予許多寶貴 的意見與指正，使得本論文能更加完善。 另外要謝謝諸多學長們(吳明昆、邱晴暉、廖柏東、曾建儒、彭徵 富、蔡毓通、高耀寰、林孟君、張允武、蔡明光、黃仲堯及余文光)的 照顧及同學們(林俊杰、楊學修、張顗民、黃閔顯、鍾隆泓)的相互激勵 與成長，因為有你們的存在，讓我在交大這段期間增添許多難忘的回 憶。 最後我要謝謝我的家人，在這段期間對我的包容與支持，給予我 最大的原動力，讓我能順利完成我的學業與論文。在此祝福我的家人 及所有關心我的親友們都能健健康康、快快樂樂。

目錄 中文摘要 ………..…………. i 英文摘要 ………..………. ii 誌謝 ………..………. iii 目錄 ………..…………. iv 表目錄 ………..…………. vi 圖目錄 ………..………. vii 第一章、 緒論………..………. 1 1.1 研究背景……….……….…………. 1 1.2 研究動機與目的………..…. 1 1.3 論文架構………... 2 1.4 問題概述………..………. 3 1.5 影響程度………..……. 5 第二章、 文獻回顧………..…………. 6 2.1 淺溝槽隔離製程流程介紹.……….…………. 6 2.1.1 常見的淺溝槽隔離流程………..…. 6 2.2 掀起缺陷形成機制………... 9 2.2.1 bubble 缺陷來源分析………..………. 9 2.2.2 不同淺溝槽隔離薄膜之應力與接觸角度分析…..……. 12 2.2.3 bubble 缺陷 EDX 分析………. 14 2.2.4 消除 bubble 缺陷方法………..… 16 第三章、 實驗方法………..….……… 18 3.1 缺陷檢驗步驟規劃………..…………. 18 3.2 缺陷檢驗機台原理與簡介………..………. 19 3.3 檢閱缺陷機台簡介………..……. 22 3.4 形成原因分析→缺陷來源分析………..……… 23

3.4.1 Fab-A & Fab-B bubble 缺陷….………..…. 23

3.4.2 Fab-A 形成原因分析→缺陷來源……… 26 3.4.3 Fab-A 缺陷來源實驗一結果…………..……….. 26 3.5 Fab-A 形成原因分析→缺陷發生點……… 27 3.5.1 缺陷發生點實驗條件二………..…………. 27 3.5.2 Fab-A 缺陷發生點實驗二結果……….……..…………. 29 3.6 薄膜應力……….………..……… 31 第四章、 實驗結果與討論………..………. 34 4.1 Fab-A 改善掀起缺陷→實驗三條件……….… 34 4.2 Fab-A 改善掀起缺陷→缺陷檢驗實驗三結果…..….….. 35 4.3 Fab-A 改善掀起缺陷→良率結果………. 36

4.4 Fab-B 改善掀起缺陷→實驗四條件………….…….….. 37 4.5 Fab-B 改善掀起缺陷實驗四結果→缺陷檢驗……….... 38 4.6 Fab-B 改善掀起缺陷實驗四結果→電性結果……….... 41 4.7 Fab-B 電性異常分析→機台釐清……….... 43 4.8 文獻回顧→磊晶矽膜製程簡介……….…………..…… 44 4.8.1 矽磊晶製程………..……. 44 4.8.2 矽磊晶成長………..…. 45 4.9 Fab-B 的 N 井區阻值異常分析~SIMS 分析實驗設計… 46 4.10 Fab-B 的 N 井區阻值異常分析~阻值飄高形成原因..…. 47 4.11 Fab-B 的 N 井區阻值異常分析~阻值飄高形成原因… 49 4.11.1 實驗五步驟說明………...… 49 4.11.2 實驗五結果說明………...… 49 4.12 Fab-B 的 N 井區阻值異常分析~阻值飄高解決方法… 51 4.12.1 實驗六步驟說明……….……..… 51 4.12.2 實驗六結果說明……….……..… 52 第五章、 結論………..……… 54 參考文獻 ………..……… 56

表目錄 表 2-1 不 同 薄 膜 之 應 力 與 接 觸 角 度 ………13 表 2-2 不 同 淺 溝 槽 隔 離 氧 化 層 的 崩 潰 電 壓 強 度 ………..17 表 2-3 氧 化 內 墊 層 及 氧 氮 化 物 薄 膜 之 應 力 與 接 觸 角 度 ……….17 表 3-1 缺陷來源實驗結果……….…27 表 3-2 Fab-A 缺陷發生點實驗二……..………..………29 表 3-3 預 熱 時 間 比 較 表 ...………..……….31 表 4-1 O2預熱步驟新舊程式差異….………34 表 4-2 實 驗 四 條 件 ………..………38 表 4-3 實驗四 STIDEP 缺陷檢驗結果………...………..39 表 4-4 Fab-A 與 Fab-B 之 N 井 區 阻 值 表 ………..42 表 4-5 N 井 區 植 入 劑 量 條 件 與 阻 值 ……….43 表 4-6 實 驗 五 條 件 ………..……….………..…49 表 4-7 實 驗 五 N 井 區 阻 值 及 缺 陷 檢 驗 結 果 ………….………..…50 表 4-8 實 驗 六 條 件 ………..……….………..…52

圖目錄 圖 1-1 CMOS 製程結構………2 圖 1-2 STIDEP 檢驗站點缺陷圖………..…….………...……4 圖 1-3 淺溝槽隔離掀起缺陷之 SEM 圖示………..………...……4 圖 1-4 STI-HDP 沉積後到 CMP 研磨後的缺陷圖示….……….……5 圖 2-1 淺溝槽隔離製 程 流 程 簡 介 ...………8 圖 2-2 生 產 晶 片 bubble 缺 陷 TEM 圖 示 ……….……….10 圖 2-3 異 常 控 片 bubble 缺 陷 SEM 圖 示 ……….……10 圖 2-4 生 產 晶 片 凹 洞 缺 陷 SEM 圖 示 ……….………11 圖 2-5 異 常 控 片 凹 洞 缺 陷 圖 示 ………..………...………11 圖 2-6 bubble 缺 陷 形 成 機 制 ………..……….…..14 圖 2-7 bubble 缺 陷 的 EDX 分 析 ……….…..15 圖 2-8 不 同 內 墊 層 之 晶 邊 狀 態 圖 示 ……….…...17 圖 3-1 缺 陷 檢 驗 步 驟 圖 示 ……….….………....18 圖 3-2 KLA 機 台 系 統 功 能 介 紹 ………...……….….20 圖 3-3 TENCOR 機 台 系 統 功 能 介 紹 ………...………..…20 圖 3-4 暗 區 (TENCOR)與 亮 區 (KLA)技 術 …….………..…………...21

圖 3-5 缺 陷 機 台 KLA & TENCOR 比 對 ……….……21

圖 3-7 掃 描 式 電 子 顯 微 鏡 機 台 (Applied SEMVision)….………23

圖 3-8 Fab-A bubble 缺 陷 ………..…..…….…24

圖 3-9 Fab-B bubble 缺 陷 ………..…..…….…25

圖 3-10 Fab-A & Fab-B STI 機台比較………...……..………..25

圖 3-11 缺陷來源分析實驗流程…..……….………..26 圖 3-12 生產晶片 vs 控片的 bubble 缺陷圖..……...….………..27 圖 3-13 應材機台晶片溫度監控(WTM)圖...………...……….28 圖 3-14 沉積時間對應掀起缺陷圖……..………..………..………….…30 圖 3-15 預熱時間對應掀起缺陷圖……..………..………..………….…31 圖 3-16 薄膜應變狀況………..………..………..………….…33 圖 4-1 不同預熱程式 WTM Profile 圖……….……….35 圖 4-2 新舊 STI-HDP 程式的掀起缺陷圖..……….……….36 圖 4-3 新舊 STI-HDP 程式的良率差異…...……….……….37 圖 4-4 實驗四STIDEP檢驗之缺陷趨勢線…….…………..………....39 圖 4-5 實驗四有加現場退火步驟的STIDEP缺陷圖………..40 圖 4-6 實驗四無現場退火步驟的STIDEP缺陷圖………..40 圖 4-7 實驗四無現場退火步驟的SEM缺陷圖………..41 圖 4-8 Fab-A與Fab-B之N井區植入阻值趨勢線…….…..………42 圖 4-9 N井區植入阻值………...………43

圖 4-10 矽磊晶之COP缺陷對電性影響……..………44

圖 4-11 磊晶SIMS深度剖面圖…………..…..……….46

圖 4-12 SIMS實驗流程圖……..………47

圖 4-13 FAB-A & FAB-B 的 SIMS 實驗分析結果...………..48

圖 4-14 磊晶自動摻入………..……….48

圖 4-15 實驗五條件三bubble缺陷分類………..……….51

第一章、緒論

1.1 研究背景 隨著積體電路技術的演進造就電腦，通訊與網路業的蓬勃發展， 而其進步的原動力，在於金氧半導體尺寸不斷地縮小，因為縮小的元 件能改善速度切換與元件消耗功率，電路之元件積成密度與功能性 (如資訊儲存、邏輯運算、訊號處理等)也都加強了。1998 年的 NMOS 技術[1]，以其通道長度與閘極氧化層的縮小化最為顯著，接面 深度次之。在元件的隔離技術上，以往傳統都是採用局部矽氧化 (local oxidation of silicon isolation ; LOCOS)的隔離技術，但是因 為半導體走入 0.25µm 製程以下，LOCOS 便衍生出了一些缺失 如：鳥嘴效應(bird beak) 、離子佈值導致高溫擴散、沉積薄膜 凸出形狀不利平坦化趨勢、小尺寸開口氧化厚度比大尺寸小，為 避免這些問題，便開發出淺溝槽隔離(Shallow Trench Isolation 或 STI)製程取代傳統 LOCOS 方式，以滿足高積成密度的要求。 1.2 研究動機與目的 圖 1-1 為CMOS製程結構，製程線寬愈做愈小其元件的隔離區也 會相對變小，淺溝槽隔離雖然能提高元件的集積度，但在淺溝槽隔 離製程中所衍生的許多問題都須加以解決，傳統的淺溝槽隔離氧化 層多以常壓化學氣相沉積(APCVD)或次常壓化學氣相沉積(SACVD)

的O3/TEOS反應沉積的氧化層來進行，近來，高密度電漿 (High Density Plasma或HDP) 化學氣相沉積，因具有良好的填洞能力、低 的熱預算、低的HF蝕刻率和高產出率，而被廣泛使用在溝槽填洞材 料上[2-5]。不過，淺溝槽隔離製程仍有許多問題，例如平坦化的改 善[6-7]、隔離邊緣的尖角的影響[8]、消除製程相關的缺陷[9-10] ， 以及降低應力問題[11-13]等等，都是需要防範的重點。 圖 1-1 CMOS 製程結構 1.3 論文架構 本論文架構共分成五章: 第一章、 緒論：包含研究背景、研究動機與目的、問題概述及影響程 度。 第二章、文獻回顧：淺溝槽隔離製程流程介紹、掀起缺陷形成機制，

包含來源分析、應力和接觸角度分析、EDX 成分分析及消 除的方法等相關文獻。

第三章、實驗方法：利用KLA & TENCOR缺陷檢驗機台來分析缺陷形

成原因及來源，並運用 HDP 機台的溫度監控找出缺陷發生 步驟點，以改善此缺陷問題及提升良率。 第四章、實驗資料分析及結果：其中包含實驗數據分析、最適條件的 決定及確認實驗及產品驗證 第五章、結論：為本研究結果的說明。 1.4 問題概述 八吋半導體廠材 料 下 線 的 準 則 ， 通 常 一 批 包 含 25 片 晶 片 ， 而 製 程 流 程 會 依 客 戶 需 求 而 有 所 不 同 ， 材 料 在製作過程中， 會 在 重 要 的 製 程 步 驟 後 加 缺 陷 檢 驗 帳 點，以 抽 樣 檢 驗 方 式 抽 取 三 片 檢 驗 該 批 缺 陷 狀 況 ， 以 確保該批生產材料的品質狀況， 避 免 不 良 品 續 流 程 ， 導 致 不 良 率 產 生 。本論文研 究 方 向 ， 主 要 是 探 討 因 淺 溝 槽 隔 離 製 程 所 衍 生 出 來 的 缺 陷 來 做 研 究，此 缺 陷 發 現 的 站 點 是 在 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 沉 積 步 驟 後 的 TENCOR “STIDEP”缺 陷 檢 驗 站 點 如 圖 1-2 所 示，檢 驗 的 晶 片 缺 陷 數 量 超 出 該 層 缺 陷 檢 驗 規 格 ， 從 圖 1-3 的 SEM 圖 示 ， 發 現 缺 陷 的 形 狀 大 都 是 圓 形 或 呈 捲 曲 狀 的 崁 入 在 淺 溝 槽 隔 離 薄 膜

裡 的 缺 陷，其 缺 陷 分 佈 以 晶 片 的 晶 邊 最 為 嚴 重，然 後 再 慢 慢 延 伸 到 晶 片 中 間 區 域 。

圖 1-2 STIDEP 檢驗站點缺陷圖

1.5 影響程度 淺溝槽隔離掀起缺陷是 bubble 缺陷的脫落再崁 入 在 淺 溝 槽 隔 離 薄 膜 層 中 (如 圖 1-4 STIDEP)， 在 後 續 的 化 學 機 械 研 磨 拋 光 (chemical-mechanical polishing 或 CMP)步 驟，會 將 此 掀 起 缺 陷 一 併 掏 空 帶 走，被 掏 空 的 地 方 會 形 成 一 空 洞，導 致 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 之 間 的 薄 膜 不 連 續 ， 變 成 ㄧ 凹 洞 缺 陷 (如 圖 1-4 STI-CMP)， 此 會 造 成 電 性 上 漏 電 流 的 問 題 。 圖 1-4 STI-HDP 沉積後到 CMP 研磨後的缺陷圖示

第二章、文獻回顧

2.1 淺溝槽隔離製程流程介紹(圖 2-1)

2.1.1 常見的淺溝槽隔離流程[15]

首 先，步 驟 一 : 在 8 吋 矽 基 板 上 成 長 一 墊 氧 化 層 (pad oxide layer)與 一 氮 化 矽 層 (nitride layer)，以 正 光 阻 微 影 程 序 定 義 隔 離 區 後，步 驟 二 : 依 序 進 行 墊 氧 化 層 和 氮 化 矽 層 的 淺 溝 槽 蝕 刻 步 驟，蝕 刻 完 再 將 光 阻 去 除。步 驟 三 : 之 後 在 淺 溝 槽 的 內 墊 上 以 熱 氧 法 成 長 一 氧 化 矽 內 墊 層 (oxide liner layer)， 其 作 用 是 圓 滑 主 動 區 上 下 角 區 域。上 角 圓 滑 非 常 重 要，它 可 以 避 免 形 成 寄 生 角 電 晶 體，使 閘 限 電 壓 的 漂 移 最 小，並 能 防 止 過 早 出 現 閘 介 質 擊 穿 [19-21]。下 角 圓 滑 可 以 盡 量 減 少 壓 力 引 起 的 缺 陷，這 些 缺 陷 在 後 續 加 工 製 程 中 被 繼 續 散 佈 下 去 就 會 導 致 漏 電 。 接 著 以 LPCVD方 式 沉 積 一 氮 化 矽 內 墊 層 (nitride liner layer) ， 其 作 用 為 避 免 後 續 淺 溝 槽 隔 離 氧 化 層 的 RF bias對 主 動 區 溝 槽 側 墊 的 傷 害，尤 其 可 避 免 影 響 到 窄 通 道 的 寬 度。步 驟 四 : 再 以 高 密 度 電 漿 化 學 氣 相 沉 積 方 式 沉 積 氧 化 層 於 溝 槽 內，氧 化 層 充 填 也 是 另 一 項 重 點。當 隔 離 尺 寸 變 小 後，溝 槽 內 的 高 寬 比 (aspect ratio) 明 顯 增 加，對 氧 化 層 充 填 是 一 項 考 驗。製 程 上 要 求 達 到 無 細 縫 (seamless)與 無 孔 洞 (void free)的 形 成 。 早 期 多 以 常 壓 (AP)CVD

或 次 常 壓 (SA)CVD 的 O3/TEOS反 應 沉 積 的 氧 化 層 來 進 行 ， 近

來 高 密 度 電 漿 化 學 氣 相 沉 積 由 於 具 有 更 好 的 充 填 能 力 與 薄 膜 品 質，加 上 機 台 的 改 良，減 少 沉 積 時 金 屬 物 的 污 染 率，所 以 才 後 來 居 上 [16]。 高 密 度 電 漿 化 學 氣 相 沉 積 係 利 用 一 高 效 率 電 漿 產 生 器（ 如 電 感 藕 合 (ICP)、電 子 迴 旋 共 振 (ECR)、螺 旋 波 (helicon wave)等 ），產 生 一 高 電 漿 密 度 反 應 源，另 外 在 晶 圓 上 施 加 另 一 個 獨 立 的 射 頻 偏 壓 (RF bias)電 源 ， 沉 積 時 電 漿 中 的 正 離 子 撞 擊 沉 積 膜 表 面 ， 具 有 消 除 空 洞 或 細 縫 的 效 果 [17]， 並 能 使 氧 化 層 緻 密 化。但 RF bias潛 在 地 對 溝 槽 側 墊 的 矽 基 板 有 傷 害 的 疑 慮 ， 須 特 別 小 心 防 範。氧 化 層 充 填 沉 積 後，一 般 會 加 上 一 高 溫 退 火 的 密 化 (densify)步 驟 使 氧 化 層 較 緻 密 ， 避 免 後 續 的 化 學 機 械 研 磨 拋 光 (chemical-mechanical polishing或 CMP)平 坦 化 時 研 磨 速 率 的 變 異，而 且 改 善 充 填 氧 化 層 的 品 質，步 驟 五 : 接 著 以 CMP 技 術 去 除 表 面 多 出 之 材 料 ， 並 以 nitride作 為 研 磨 終 止 層 (polish stop)，留 下 一 平 坦 的 表 面。最 後 再 將 氮 化 矽 層 薄 膜 去 除，以 進 行 後 續 元 件 之 製 作 。

2.2 掀起缺陷形成機制 2.2.1 bubble 缺陷來源分析[10] 掀 起 缺 陷 是 來 自 於 bubble 缺 陷 從 淺 溝 槽 隔 離 氧 化 內 墊 層 薄 膜 中 掀 起 脫 落，掉 落 到 晶 片 其 他 地 方，原 先 bubble 脫 落 的 地 方 變 成 一 凹 洞，bubble 掀 起 掉 落 到 其 他 地 方 則 形 成 外 來 增 加 的 缺 陷 ， Jin-Kun Lan 等 人 於 2002 年 底 ， 在 新 竹 科 學 學 區 的 某 半 導 體 廠 ， 在 0.18µm 製程使用淺溝槽隔離製程的產品中，也發現 相 同 的 缺 陷 問 題，此 半 導 體 廠 的 淺 溝 槽 隔 離 結 構 是 爐 管 氧 化 矽 內 墊 層 搭 配 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 ， 他 們 分 析 正 常 無 bubble 跟 異 常 有 bubble 缺 陷 之 生 產 晶 片 的 TEM 差 異 ， 發 現 bubble 缺 陷 是 發 現 在 淺 溝 槽 隔 離 -HDP 氧 化 層 充 填 跟 爐 管 氧 化 內 墊 層 間 介 面 有 多 一 層 異 常 的 薄 膜 (圖 2-2 c)，而 正 常 晶 片 在 淺 溝 槽 隔 離 -HDP 氧 化 層 充 填 跟 爐 管 氧 化 矽 內 墊 層 間 的 介 面 並 沒 有 多 一 層 異 常 的 薄 膜 產 生 (圖 2-2 d)。相 對 也 針 對 異 常 控 片 上 有 無 脫 落 的 bubble 缺 陷 做 SEM 分 析 (圖 2-3)， 結 果 跟 TEM 一 樣 也 是 在 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 充 填 跟 爐 管 氧 化 矽 內 墊 層 間 介 面 ， 發 現 多 一 層 異 常 的 薄 膜 ， 而 這 異 常 薄 膜 EDX 分 析 出 來 的 結 果 ， 為 偏 向 SRO(silicon rich oxidation)的 薄 膜 材 質 。

圖 2-2 生 產 晶 片 bubble 缺 陷 TEM 圖 [10]

由 於 bubble 缺 陷 與 爐 管 氧 化 矽 內 墊 層 的 附 著 力 很 差，受 到 薄 膜 應 力 影 響 會 導 致 bubble 缺 陷 掀 起，脫 離 氧 化 矽 內 墊 層 薄 膜 表 面 形 成 一 凹 洞 缺 陷 (圖 2-4)， 而 這 凹 洞 缺 陷 在 經 過 後 續 的 後 續 的 化 學 機 械 研 磨 拋 光 步 驟，會 形 成 一 不 連 續 的 薄 膜 (圖 2-5)。 圖 2-4 生 產 晶 片 凹 洞 缺 陷 SEM 圖 示 [10] 圖 2-5 異 常 控 片 凹 洞 缺 陷 圖 示 [10]

2.2.2 不同淺溝槽隔離薄膜之應力與接觸角度分析[10] 表 2-1 是 針 對 三 種 不 同 薄 膜 材 質 (爐 管 氧 化 矽 內 墊 層 薄 膜 、 SRO 薄 膜 及 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 薄 膜 )分 析 其 應 力 及 接 觸 角 度 的 差 異。接 觸 角 度 量 測 的 原 理 乃 基 於 三 相 (three-phase boundary)平 衡，亦 即 當 液 體 滴 入 固 體 表 面 時，其 將 會 受 到 來 自 不 同 表 面 /界 面 間 的 張 力 而 修 飾 其 形 狀 ， 直 到 達 成 平 衡 態 為 止，進 而 量 測 其 接 觸 角 θ，以 判 定 材 料 之 親 、疏 水 性，而 其 量 測 的 範 圍 為 0°~180°， 親 水 性 的 材 料 表 面 其 接 觸 角 越 小 ， 相 反 地 ，若 接 觸 角 越 大，則 代 表 材 料 越 疏 水。從 表 2-1 接 觸 角 量 測 結 果，以 SRO 薄 膜 材 質 最 低 24°，其 次 是 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 薄 膜 28°， 再 來 是 爐 管 氧 化 矽 內 墊 層 薄 膜 33°， 表 示 SRO 薄 膜 跟 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 薄 膜 和 爐 管 氧 化 矽 內 墊 層 薄 膜 相 比 是 比 較 偏 向 於 親 水 性 的 材 質 。 當 薄 膜 沉 積 附 著 在 基 板 上 時 ， 若 受 到 某 種 力 ， 因 而 改 變 薄 膜 的 長 度，薄 膜 應 力 通 常 可 分 為 張 應 力 (tensile stress)和 壓 應 力 (compressive stress)兩 種 ， 當 力 量 使 薄 膜 長 度 變 長 時 ， 薄 膜 所 承 受 的 應 力 即 為 張 應 力，在 力 平 衡 情 況 下，此 時 基 板 就 相 對 地 承 受 壓 應 力 ， 於 是 造 成 基 板 和 薄 膜 會 向 內 側 彎 曲 及 形 成 凹 面 ; 反 之 當 力 量 使 薄 膜 長 度 縮 短 時 ， 薄 膜 所 受 的 應 力 即 為 壓 應 力 ，

這 將 使 基 板 和 薄 膜 向 下 彎 曲 及 形 成 凸 面。兩 者 應 力 過 大 的 情 況 下，容 易 造 成 薄 膜 破 壞，或 膜 層 從 基 板 脫 落。而 應 力 量 測 是 量 測 晶 圓 曲 率 在 薄 膜 沉 積 前 後 的 改 變 量 ， 雷 射 光 掃 描 晶 圓 表 面 ， 反 射 光 標 釋 出 晶 圓 的 曲 率 。 表 2-1 的 應 力 量 測 結 果 顯 示 只 有 SRO 薄 膜 的 應 力 是 屬 於 正 的 張 應 力，其 他 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 薄 膜 和 爐 管 氧 化 矽 內 墊 層 薄 膜 都 是 負 的 壓 應 力，若 多 此 SRO 薄 膜 ， 在 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 薄 膜 沉 積 時 ， 其 HDP 機 台 的 氬 氣 與 反 應 的 氣 體 會 轟 擊 SRO 的 表 面 ， 導 致 SRO 表 面 的 溫 度 會 比 SRO 跟 氧 化 層 內 墊 層 介 面 之 間 的 溫 度 來 的 高，外 層 薄 膜 溫 度 較 高 會 導 致 膨 脹 比 內 層 薄 膜 更 多 (圖 2-6)， 因 而 容 易 形 成 bubble 缺 陷 。 表 2-1 不 同 薄 膜 之 應 力 與 接 觸 角 度 [10]

圖 2-6 bubble 缺 陷 形 成 機 制 [10]

2.2.3 bubble 缺陷 EDX 分析[18]

圖 2-7 是 針 對 bubble 缺 陷 的 EDX 分 析 ， 圖 2-7a 是 生 產 晶 片 在 OM 下 的 bubble 缺 陷 圖，圖 2-7b 是 bubble 缺 陷 的 FIB 圖， 圖 2-7c 是 分 析 bubble 缺 陷 的 EDX 相 對 位 置 ， EDX 共 分 析 3 個 點 ， bubble 缺 陷 本 身 及 其 上 下 點 ， 圖 2-7d 是 bubble 缺 陷 本 身 EDX 分 析 ， 圖 2-7ebubble 缺 陷 上 方 的 EDX 分 析 ， 圖 2-7f 是 bubble 缺 陷 下 方 的 EDX 分 析 。

從 圖 2-7d 的 EDX Si 和 O 的 含 量 發 現，Si 的 含 量 比 上 下 層 高 ， 而 O 的 含 量 比 上 下 層 低 ， 表 示 bubble 缺 陷 的 薄 膜 性 質 較

偏 向 silicon rich 的 薄 膜 (SRO)， 此 與 先 前 佐 證 的 結 果 相 同 ， 證 實 bubble 缺 陷 是 產 生 在 氧 化 內 墊 層 與 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 之 間 的 SRO 層 。

2.2.4 消除 bubble 缺陷方法[18]

Jin-Kun Lan發 現 用 氧 氮 化 物 (oxynitride)搭 配 氧 化 層 (oxide) 的 內 墊 層 結 構 可 以 消 除 bubble缺 陷 ， 圖 2-8 是 不 同 內 墊 層 結 構 的 缺 陷 檢 驗 狀 況，圖 2-8a是 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 搭 配 爐 管 氧 化 內 墊 層，圖 2-8b是 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 搭 配 爐 管 氧 化 內 墊 層 及 有 加 N2O電 漿 處 理 步 驟 的 氧 氮 化 物 ， 圖 2-8c 是 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 搭 配 爐 管 氧 化 內 墊 層 及 有 沒 加 N2O電 漿 處 理 步 驟 的 氧 氮 化 物 ， 檢 驗 缺 陷 結 果 顯 示 以 氧 氮 化 物 有 加 N2O電 漿 處 理 步 驟 的 bubble缺 陷 最 為 嚴 重 (圖 2-8b)，其 次 是 沒 加 氧 氮 化 物 的 爐 管 氧 化 內 墊 層 (圖 2-8a)， 而 加 了 N2O電 漿 處 理 步 驟 的 氧 氮 化 物 (圖 2-8c)， 其 接 觸 角 度 比 沒 加 N2O電 漿 處 理 步 驟 氧 氮 化 物 及 爐 管 氧 化 內 墊 層 的 接 觸 角 度 低 很 多 ( 表 2-3)， 表 示 加 N2O電 漿 處 理 步 驟 的 氧 氮 化 物 較 偏 向 於 親 水 性 材 質 ， 所 以 容 易 有 bubble缺 陷 問 題 的 產 生 。 除 此 之 外 氧 氮 化 物 與 爐 管 氧 化 層 的 內 墊 層 結 構 搭 配，也 能 改 善 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 的 電 性，其 崩 潰 電 壓 強 度 有 加 氧 氮 化 物 的 內 墊 層 比 單 純 只 有 爐 管 氧 化 層 的 內 墊 層 高 (表 2-2)，

圖 2-8 不 同 內 墊 層 之 晶 邊 狀 態 圖 示 [18]

表 2-2 不 同 淺 溝 槽 隔 離 氧 化 層 的 崩 潰 電 壓 強 度 [18]

第三章、實驗方法

3.1 缺陷檢驗步驟規劃 本論文的缺陷研究是發生在淺溝槽隔離高密度電漿沉積完的 TENCOR 機台檢驗步驟，所 以 此 實 驗 的 檢 驗 步 驟 會 針 對 淺 溝 槽 隔 離 高密度電漿沉 積 前 的 KLA 檢 驗 機 台 的 矽 槽 蝕 刻 檢 驗 站 點 (STIAEI)及 淺 溝 槽 隔 離 高密度電漿沉 積 後 的 TENCOR 檢 驗 機 台 的 淺 溝 槽 隔 離 高密度電漿沉 積 檢 驗 站 點 (STIDEP)來 做 缺 陷 分 析 的 檢 驗 帳 點 ， 其 缺 陷 檢 驗 步 驟 如 圖 3-1 所 示 ， 在 KLA 機 台 (STIAEI)或 TENCOR 機 台 (STIDEP)檢 驗 完 的 缺 陷 資 料 會 儲 存 到 各 別 的 伺 服 器 ， 伺 服 器 再 將 資 料 丟 到 缺 陷 管 理 系 統 資 料 庫 (DMS)中 ， 如 需 分 析 缺 陷 狀 況 ， 再 將 缺 陷 資 料 丟 到 分 析 缺 陷 設 備 (OM/SEM)。

3.2 缺陷檢驗機台原理與簡介 KLA-TENCOR 股份有限公司為一專業提昇良率及製程控制的半 導體設備商。 KLA-TENCOR 擁 有 相 當 廣 泛 產 品 系 列 包 含 軟 體 、 硬體、分析、服務及協助 IC 廠整體晶圓製程上專業化設計良率管理， 更 提 供 市 場 整 體 良 率 及 晶 圓 廠 數 據 分 析，又 包 含 線 上 晶 圓 瑕 疵 品 的 監 控 、光罩瑕疵檢驗、電子束、註記誤差量測、薄膜及表面量 測等一系列產品服務。

KLA 檢 驗 機 台 (圖 3-2 & 圖 3-4)為 亮 區 模 式 (bright field)下 檢 驗 ， 使 用 die 與 die 之 間 的 灰 階 差 的 晶 片 影 像 比 對 ， 取 其 影 像 灰 階 差 值 來 決 定 缺 陷 影 像 與 位 置，中 間 die 會 與 左 右 兩 個 die 的 影 像 灰 階 差 值 比 對，比 對 有 差 異 機 台 就 會 判 定 為 缺 陷，呈 現 在 晶 片 缺 陷 圖 的 相 對 位 置 中，KLA 機 台 對 蝕 刻 有 圖 案 的 檢 出 率 會 比 沉 積 鍍 膜 後 的 檢 出 率 好 。

而 TENCOR 檢 驗 機 台 (圖 3-3 & 圖 3-4)為 暗 區 模 式 (dark field)下 的 表 面 缺 陷 檢 驗，以 傾 斜 角 度 的 雷 射 光 打 到 晶 片 薄 膜 表 面，PMT 將 光 轉 換 為 電 子 訊 號，與 偵 測 缺 陷 所 需 之 訊 號 差 值 比 其 差 異，超 出 設 定 的 則 視 為 缺 陷，再 呈 現 在 晶 片 缺 陷 圖 的 相 對 位 置 中 ， 而 TENCOR 機 台 對 沉 積 鍍 膜 後 的 檢 出 率 會 比 蝕 刻 有 圖 案 的 檢 出 率 好 。

KLA 與 TENCOR 機 台 的 主 要 的 差 異 (圖 3-5)在 於 燈 源 、光 源角度、訊號處理方式的不同，而 對 檢 驗 層 的 檢 出 率，KLA 機 台 對 蝕 刻 有 圖 案 的 檢 出 率 較 好 ， 而 TENCOR 機 台 則 對 沉 積 平 坦 薄 膜 的 檢 出 率 比 較 好 ， 至 於 機 台 的 產 出 率 (throughput) ， TENCOR 機 台 比 KLA 機 台 快 。 圖 3-4 暗 區 (TENCOR)與 亮 區 (KLA)技 術

3.3 檢閱缺陷機台簡介 此 研 究 會 用 到 兩 種 機 型 的 檢 閱 缺 陷 機 台 ， 一 個 是 光 學 顯 微 鏡 (OM)另 外 一 個 是 掃 描 式 電 子 顯 微 鏡 (SEM)。 光 學 顯 微 鏡 (圖 3-6)是 用 光 線 為 光 源 ， 經 過 光 學 (玻 璃 )透 鏡 聚 焦 後，使 物 體 放 大 成 像，光 學 顯 微 鏡 就 是 利 用 此 原 理 將 缺 陷 放 大 到 人 眼 足 以 觀 察 的 尺 寸 。 圖 3-6 光 學 顯 微 鏡 機 台 (LEICA INS3000) 掃 描 式 電 子 顯 微 鏡 (圖 3-7)是 奈 米 材 料 顯 微 形貌觀察方面最 主要、使用最廣泛普遍的分析儀器。其影像解析度極高，達 0.6nm； 且具有景深長特點，可以清晰的觀察起伏程度較大的樣品，如破斷面 等；儀器操作使用容易方便，試片製備簡易；多功能(如分析磁性對 比)；加附件，並可作微小區域的化學組成分析、陰極發光分析等。

SEM是以一極細的電子束在試樣表面上作平面掃描，再偵測電子束與 試樣交互作用所產生的二次電子訊號，這是一種低能電子，其產生數 量對試樣表面形貌(Morphology)有極大敏感性。要提高SEM的解析 度，就要採用一極細且亮度極高的電子束來掃描，高亮度的微小電子 束與試片交互作用時，才能在微小作用區域產生足夠數量的二次電子 以供偵測。 圖 3-7 掃 描 式 電 子 顯 微 鏡 機 台 (Applied SEMVision) 3.4 形成原因分析→缺陷來源分析

3.4.1 Fab-A & Fab-B bubble 缺陷

Fab-A 和 Fab-B 是 隸 屬 不 同 廠 區 ，但所生產的產品都是同一客 戶所設計的相同產品，此兩個廠區在 STI 製程端機台上的差異，只在 於淺溝槽隔離氧化層，Fab-A 是用 AMAT-Ultima 機型而 Fab-B 則是用 Novellus-Speed 機型(圖 3-10) ，但這兩個生產線都有 bubble 缺陷的問

題。 圖 3-8 為 Fab-A 的 bubble 缺 陷 圖 ，其 bubble 缺陷會在 STI 研磨被帶走，在氮化矽去除後形成一空洞，影響複晶蝕刻的圖案，因 bubble 缺陷導致的空洞，會導致複晶黃光曝的線寬歪曲不正常，影響 複晶蝕刻後的結果與規格不符，對 bubble 缺陷做 FIB 分析，從 FA 圖 示可看出，在後續的鎢通道填洞(tungsten via)步驟，鎢會填滿空洞的 地方，把原本元件要隔絕地方變成導通的地方，形成漏電流。圖 3-9 為 Fab-B 的 bubble 缺 陷 圖 ，其 bubble 缺陷也跟 Fab-A 的 bubble 狀 況 相 同 ，在氮化矽步驟也會造成空洞，也會影響複晶蝕刻後的圖 案，正常的晶邊是乾淨無 bubble 缺陷，但異常的晶邊就可看到 bubble 缺陷的痕跡，有些 bubble 沒被掀起，有些 bubble 則已被掀起形成空 洞，其 bubble 缺陷的 EDX 元素為 Si 和 O。

圖 3-9 Fab-B bubble 缺陷

3.4.2 Fab-A 形成原因分析→缺陷來源 要 解 決 掀 起 缺 陷，首 先 要 找 出 其 缺 陷 的 來 源 處，實驗一總共 用 6 片實驗晶片，三片為依正常流程生產有圖形的生產晶片、另外三 片則為驗機的空白控片，實驗晶片擺放位置，以一片生產晶片搭配一 片驗機控片方式穿插擺放，此實驗流程圖如圖 3-11 所 示，首先需先 檢驗此六片實驗晶片前的缺陷狀況，以區別其前後的缺陷差異，所以 在氮化矽蝕刻完的步驟，先用 KLA 檢驗機台檢驗這六片實驗晶片在 淺溝槽隔離高密度電漿氧化層沉積前的缺陷狀況，之後再依實驗條件 去做淺溝槽隔離高密度電漿氧化層薄膜沉積步驟，沉積完再送到 TENCOR 檢驗機台，檢驗淺溝槽隔離高密度電漿氧化層沉積完後的 晶片缺陷狀況，比較 STIDEP 沉積後跟 STIAEI 之前後缺陷的差異。 圖 3-11 缺 陷 來 源 分 析 實 驗 流 程 3.4.3 Fab-A 缺陷來源實驗一結果 實 驗 一 的 缺 陷 檢 驗 結 果 如 表 3-1 及 圖 3-12 所 列 ，從表 3-1 缺陷檢驗的 bubble 缺陷增加量可發 現 ，如果是機台異常，其生晶片

陷 增 加 量 有 增 加，而驗機控片的缺陷增加量卻很少，由此可初步推 論其掀起缺陷主要是來自產品製程本身產生，而並非來自 STI-HDP 機台端異常所導致。

表 3-1 缺陷來源實驗結果

位 置 晶 片 類 別 STIAEI 缺 陷 數 量 STIDEP 缺 驗 數 量 Bubble 缺 陷 增 加 量

Slot 1 生 產 晶 片 3 158 155 Slot 2 驗 機 控 片 0 0 0 Slot 3 生 產 晶 片 2 41 39 Slot 4 驗 機 控 片 0 5 5 Slot 5 生 產 晶 片 4 32 28 Slot 6 驗 機 控 片 0 1 1 圖 3-12 生 產 晶 片 vs 控 片 的 bubble 缺 陷 圖 3.5 Fab-A 形成原因分析→缺陷發生點 3.5.1 缺陷發生點實驗條件二 由 於 發 現 掀 起 缺 陷 開 端 是 在 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 沉 積 完 的 檢 驗 帳 點 發 現 的，Fab-A所用的淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 的 機 型 是 美 商 應 材 公 司 ，該機型有偵測晶片於沉積時的溫

度監控分佈功能，因此開啟該溫度模擬功能，觀察晶片實際沉積時的 溫度狀況，圖 3-13 是淺溝槽隔離高密度電漿機台沉積時的晶片溫度 監控(WTM)量測數據圖，從這溫度監控圖發現，晶片在送至沉積室一 開始會有 80 秒的O2氣體預熱步驟，之後會有 10 秒等待主要沉積步驟 反應氣體穩定的時間，而其等待時間到主沉積之間約有 200 多度的溫 度差。 圖 3-13 應 材 機 台 晶片溫度監控(WTM)圖 另 外 從 STI-CMP 研 磨 後 缺 陷 照 片 的 凹 陷 地 方 及 其 深 度 看 來 ，缺陷位置大都在內 墊 層 的 底 部 ，再加上先 前 文 獻 回 顧 [10]也 已 分 析 出 其 掀 起 缺 陷 是 介 於 內 墊 層 間 跟 淺 溝 槽 隔 離 高密度電漿 氧 化 層 充 填 之 間 ，為了佐證掀起缺陷是否介於內 墊 層 間 跟 淺 溝 槽 隔 離 高密度電漿氧 化 層 充 填 之 間，所以實驗二如表 3-2 所示，在淺

30 秒 與 標 準 完 整 沉 積 時 間 等 四 種 條 件 ，而預熱時間分預熱 80 秒 (標準預熱時間) 、150 秒跟 240 秒等三種條件，將這兩個步驟七種條 件組成 11 種搭配實驗組，分別也是在氮化矽蝕刻完的步驟，先用 KLA 檢驗機台檢驗這 11 片實驗晶片在氧化層沉積前的缺陷狀況，再分別 依不同的實驗條件去沉積淺溝槽隔離高密度電漿氧化層薄膜，最後再 統一送到 TENCOR 檢驗機台，檢驗沉積完後的晶片缺陷狀況，比較 其缺陷的狀況。 表 3-2 Fab-A 缺陷發生點實驗二 3.5.2 Fab-A 缺陷發生點實驗二結果 從 表 3-2 第一片條件(淺溝槽隔離高密度電漿沉積 10 秒)的缺陷數量 可看出，掀起缺陷在一開始的淺溝槽隔離高密度電漿沉積就已經開始 產生，表示掀起缺陷最初發生點在淺溝槽隔離高密度電漿氧化層主沉 積階段，在電漿一開始反應就形成，圖 3-14 的沉 積 時 間 對 應 掀 起 缺 陷 圖 可 得 知 隨 著 沉 積 時 間 拉 長 ，其缺陷數量也會因而增加，但

有些缺陷可能會包覆在淺溝槽隔離高密度電漿沉積薄膜中而尚未能 在 STIDEP 沉積檢驗帳點檢驗出來，必須流程到 STI-CMP 研磨的步 驟，其掀起缺陷會被 STI-CMP 研磨一併研磨帶走掉，待 STI 裸露出 來時，才能知道實際 bubble 缺陷數量多寡。從 實 驗 二 可 得 知 其 bubble 缺陷發生點是介 於 內 墊 層 間 跟 淺 溝 槽 隔 離 高密度電漿氧 化 層 充 填 之 間。另 外，我們從圖 3-15 的預 熱 時 間 對 應 掀 起 缺 陷 圖 比較， 也發現如果延長預熱的時間，可有效降低掀起缺陷數量，表示延長預 熱時間，使晶片有足夠的時間將薄膜表面的水氣先揮發出來，增加其 薄膜附著能力，避免 bubble 缺陷掀起。 圖 3-14 沉 積 時 間 對 應 掀 起 缺 陷 圖

圖 3-15 預 熱 時 間 對 應 掀 起 缺 陷 圖 3.6 薄膜應力 從 先 前 缺 陷 發 生 點 的 實 驗 結 果 發 現 ，雖 然 延 長 淺 溝 槽 隔 離 高 密 度 電 漿 沉 積 前 的 預 熱 時 間，可 降 低 bubble 缺 陷 產 生，但從 表 3-3 預熱時間的比較表可看出，如果使用延長預熱時間的方法，一 批需多增加約 66 分鐘的額外時間，此對機台產出會有很大的影響， 較不適用於實際生產線使用。 表 3-3 預 熱 時 間 比 較 表 預熱時間(秒) 標準時間 延長時間 差異 單片 80 240 160 一批 2000 6000 4000 從 Jin-Kun Lan[10]的 分 析 結 果 發 現 掀 起 缺 陷 與 薄 膜 的 應 力 有 強 相 關 ，而應力是不同材料間的不匹配所造成，針對薄膜而言， 當薄膜沉積在基板後，薄膜處於應變狀態，若以薄膜應力造成基板彎 曲形變的方向來區分，如圖 3-16 所示可將應力[22]分為張應力(tensile

stress)與壓應力(compressive stress)。張應力是當膜施力向外伸張，基 板向內壓縮、膜表面下凹，薄膜因為有張應力的作用，薄膜本身產生 收縮的趨勢，如果膜層的張應力超過薄膜的彈性限度，則薄膜就會破 裂甚至剝離基板而翹起。壓應力則呈相反的狀況，膜表面產生外凸的 現象，在壓應力的作用下，薄膜有向表面擴張的趨勢。相同的如果壓 應力到極限時，則會使薄膜向基板內側捲曲，導致膜層起水泡。數學 上表示方法為張應力—正號、壓應力—負號。造成薄膜應力的主要來 源 有 外 應 力 (external stress) 、 熱 應 力 (thermal stress) 及 內 應 力 (intrinsic stress)，其中，外應力是由外力作用施加於薄膜所引起的； 熱應力是因為基板與膜的熱膨脹係數相差太大而引起，此情形發生於 製鍍薄膜時基板的溫度，冷卻至室溫取出而產生。內應力則是薄膜本 身與基板材料的特性，主要取決於薄膜的微觀結構和分子沉積缺陷等 因素，所以薄膜彼此的界面及薄膜與基板邊界之相互作用就相當重 要，這完全控制於製鍍的參數與技術上，此為壓力的主要成因。

第四章、實驗結果與討論

4.1 Fab-A 改善掀起缺陷→實驗三條件

實驗三主要新舊參數差異如表 4-1 所示， 主 要 針 對 O2預熱(O2

heat up)步驟做改變， 實 驗 條 件 有 三 種 ， 條 件 一 是 原 本 的 舊 程 式 (baseline;low power heat-up) 一 段 式 步 驟 的 RF 能 量 (1300W/3100W) ， 預 熱 時 間 80 秒 ， 晶 片 在 夾 盤 預 熱 狀 態 是 pin-down。條 件 二 是 用 high power heat-up也 是 一 段 式 步 驟 的 RF 能 量 (2500W/3100W)， 預 熱 時 間 也 是 80 秒 ， 晶 片 在 夾 盤 預 熱 狀 態 也 是 pin-down。 條 件 三 new recipe則 分 三 段 RF能 量 ， 三 段 不 同 預 熱 時 間 (共 110 杪 )， 晶 片 在 夾 盤 預 熱 狀 態 是 pin-up， 晶 片 用 pin-up預 熱 ， 其 晶 片 受 熱 面 積 會 較 均 勻 ， 其 傳 熱 速 度 會 比 pin-down方 式 來 的 快 些 。

圖 4-1 不同預熱程式 WTM Profile 圖 4.2 FAB-A 改善掀起缺陷→缺陷檢驗實驗三結果 實 驗 結 果 其 條 件 一 舊 程 式 低 能 量 預 熱 ， 會 有 bubble 掀 起 缺 陷 的 問 題，條 件 二 高 能 量 預 熱，雖 然 可 改 善 bubble 掀 起 缺 陷 的 問 題，但 因 能 量 太 高 會 導 致 機 台 內 壁 會 有 掉 落 缺 陷 問 題，以 條 件 三 分 三 階 段 能 量 預 熱 ， 並 搭 配 pin-up 功 能 ， 改 善 bubble 掀 起 缺 陷 效 能 最 佳，可 改 善 製 程 bubble 掀 起 缺 陷 也 能 控 制 機 台 掉 落 缺 陷 的 問 題 ， 原 因 可 從 圖 4-1 WTM 圖 看 出 端 倪 ， 條 件 一 低 能 量 預 熱 ， 其 預 熱 到 沉 積 的 溫 度 差 最 大 近 300℃， 所 以 會 有 產 品 薄 膜 預 熱 到 沉 積 前 的 膨 漲 係 數 差 異 過 大，所 造 成 的 製 程 上 所 引 起 的 掀 起 缺 陷，條 件 二 高 能 量 預 熱，雖 然 可 降 低 預 熱 到 沉 積

的 溫 度 差 ， 但 高 能 量 的 能 量 太 強 會 導 致 機 台 有 掉 落 缺 陷 問 題 ， 因 此 也 不 適 用 ， 而 條 件 三 是 分 三 階 段 能 量 預 熱 搭 配 pin-up 功 能，其 預 熱 到 沉 積 的 溫 度 差，可 從 原 先 差 300℃降到 200℃，讓 薄 膜 預 熱 到 主 沉 積 前 的 膨 脹 係 數 差 異 不 要 太 大，減 緩 熱 應 力 作 用 。 圖 4-2 為 針 對 新 舊 程 式 各 選 20 片 晶 片 去 沉 積 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 薄 膜，沉 積 完 檢 驗 其 缺 陷 狀 況，從 缺 陷 趨 勢 圖 可 看 出 新 程 式 (三 階 段 能 量 預 熱 搭 配 pin-up 功 能 )改 善 掀 起 缺 陷 能 力 比 現 行 舊 程 式 好，因 為 新 程 式 減 緩 預 熱 步 驟 到 主 沉 積 步 驟 之 間 的 溫 度 差 ， 降 低 薄 膜 預 熱 到 沉 積 前 的 熱 膨 脹 係 數 的 差 異 。 圖 4-2 新舊 STI-HDP 程式的掀起缺陷圖 4.3 FAB-A 改善掀起缺陷→良率結果 為 了 驗 證 新 程 式 對 產 品 良 率 的 改 善 程 度 ， 故 以 兩 批 產 品 (產

舊 程 式 分 別 各 沉 積 一 半 的 淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 薄 膜，後 續 步 驟 則 按 照 正 常 流 程 到 整 個 產 品 製 程 結 束，最 後 再 比 較 其 良 率 上 的 差 異，圖 4-3 為 兩 個 產 品 在 良 率 的 差 異，結 果 顯 示 新 的 STI-HDP 程 式 其 良 率 改 善 會 比 舊 程 式 高 約 1~3%。 圖 4-3 新舊 STI-HDP 程式的良率差異 4.4 FAB-B 改善掀起缺陷→實驗四條件 Fab-B 所用的淺 溝 槽 隔 離 高 密 度 電 漿 氧 化 層 的 機 型 跟 Fab-A 不 同，Novellus-Speed 機型並沒有偵測晶片溫度功能，所以無法提供 溫度曲線的分佈來調整參數，降低預熱和主沉積之間的溫差，所以 Fab-B 實驗步驟點鎖定在淺溝槽隔離內墊熱氧化層步驟，在淺溝槽隔 離內墊熱氧化層沉積完後多加一道比原先熱氧化層高 100℃並通氮氣 的現場退火步驟，目的是利用高溫去除內墊熱氧化層薄膜的水氣，釋 放晶片表面的熱應力，減緩與後層薄膜的熱膨 脹 係 數 差 異 ，而通氮 氣目的是用來氮化內墊熱氧化層表面以增加晶片表面與後層薄膜的

附著能力，降低 bubble 掀起的數量。 實 驗 四 條 件 如 表 4-2 所 列，共 有 12 片 實 驗 晶 片，第 1 到 6 片 是在淺溝槽隔離內墊熱氧化層沉積完後多加一現場退火步驟，而第 7 到 12 片，則依目前標準生產條件(baseline)不加現場退火步驟，後續 的淺溝槽隔離內墊熱氮化層跟淺溝槽隔離高密度電漿氧化層則依標 準條件不做變更。 表 4-2 實 驗 四 條 件 4.5 FAB-B 改善掀起缺陷實驗四結果→缺陷檢驗 表 4-3 為實驗四實驗條件及STIDEP的缺陷檢驗資料， 圖 4-4 為 STIDEP的缺陷趨勢圖， 從 這 檢 驗 結 果 顯 示 有加現場退火步驟的晶 片(圖 4-5;第 1 到第 6 片缺陷圖)，因 高溫先將內壁熱氧化矽層表層壓 應力的殘留氣體或水氣先釋放出來，再用N2讓表面氮化，增加與後層 的附著力， 所 以 可 有 效 降 低 bubble缺 陷 產 生 ， 而 沒 加現場退火步 驟的晶片(圖 4-6; 第 7 到第 12 片缺陷圖)，因 在淺溝槽隔離內墊熱氧 化層沉積前 後 薄 膜 的 熱 膨 脹 係 數 差 異 太 大 ， 所 以 會 有 嚴 重 的 bubble缺 陷 問 題，圖 4-7 為沒 加現場退火步驟在STI-DEP沉積後&晶 邊缺陷狀況及STI-CMP研磨後有bubble缺陷的SEM圖， 從 STI-DEP沉

積後的SEM圖可看出薄膜因張應力施力破裂剝離， 形 成 掀 起 缺 陷 ， 在 晶 邊 的 缺 陷 狀 況 SEM圖 可 看 出 有 些 在 晶 邊 的 bubble缺 陷 已 經 被 剝 離，也 些 則 尚 未 被 剝 離，缺 陷 成 鼓 起 狀 態，此 缺 陷 若 續 流 程 到 STI-CMP研 磨 則 會 變 成 一 凹 洞 缺 陷，導 致 淺溝槽隔離之間的 薄膜不連續。 表 4-3 實 驗 四 STIDEP 缺 陷 檢 驗 結 果 圖 4-4 實驗四 STIDEP 檢驗之缺陷趨勢線

圖 4-7 實驗四無現場退火步驟的 SEM 缺陷圖

4.6 FAB-B 改善掀起缺陷實驗四結果→電性結果

實驗證明 Fab-B 在淺溝槽隔離內墊熱氧化層沉積後多加一現場 退火步驟， 可有效降低 bubble 掀起缺陷產生， 但 比 較 FAB-A 與 FAB-B 的 電 性 結果如表 4-4，發現 Fab-B 的 N 井 區 阻 值 高 達 4584 Ohm-cm， 超 出 客 戶 要 求 的 阻 值 規 格 3045 Ohm-cm， 跟 Fab-A 的 N 井 區 阻 值 2768 Ohm-cm 比 較 ， Fab-B 的 N 井 區 阻 值 比 FAB-A 的 N 井 區 阻 值 高 出 50%以 上 ， 比 較 幾 批 N 井 區 阻 值 的 電 性 結 果，Fab-B 的 N 井 區 阻 值 都 比 FAB-A 的 N 井 區 阻 值 高 (圖

4-8)。

4.7 FAB-B 電性異常分析~機台釐清 首先先澄清是否為中電流植入機台偏移導致N井 區 阻 值 飄 高 ， 故 針 對 N井 區 植 入 步 驟 分 三 種 不 同 劑 量 ， 正 常 N井 區 植 入 的 劑 量 是 與 阻 值 呈 反 比，實 驗 條 件 如 表 4-5 所 示，第 一 種 條 件 為 現 行 生 產 程 式 的 劑 量 (8E+12)， 第 二 種 條 件 為 增 加 劑 量 (1E+13)， 第 三 種 為 減 少 劑 量 (5E+12)， 此 三 片 分 別 依不同實驗條件植入不 同劑量， 待 三 片 植 入 完 ， 再 一 起 量 其 N井 區 的 阻 值 ， 實 驗 結 果 如 圖 4-9 所 示，其 阻 值 趨 勢 圖 是 呈 逆 線 性 分 佈 (R2=0.9752)，植 入 劑 量 愈 多 阻 值 愈 低 ， 澄 清 N井 區 阻 值 飄 高 並 非 植 入 機 台 異 常 所 致 。 表 4-5 N 井 區 植 入 劑 量 條 件 與 阻 值 圖 4-9 N 井區植入阻值

4.8 文獻回顧~磊晶矽膜製程簡介

由 於 該 研 究 的 產 品 為 繪 圖 晶 片 的 產 品，對 電 性 要 求 會 比 較 嚴 謹，因 此 晶 片 材 料 需 用 到 矽 磊 晶 製 程 的 晶 片，高 階 產 品 之 所 以 要 求 用 磊 晶 晶 片 主 要 是 傳 統 拉 晶 的 晶 片 會 在 長 晶 過 程 造 成 空 缺 孔 洞 缺 陷 ， 這 種 缺 陷 型 態 稱 為 COP(crystal originated particles)缺 陷，圖 4-10 為 COP 對 電 性 的 影 響 程 度，COP 在 SEM 的 形 狀 是 菱 形 狀， 而 COP 缺 陷 的 尺 寸 會 隨 著 DRAM 製 程 演 進 要 求 愈 嚴 苛 ， COP 缺 陷 對 高 階 產 品 電 性 影 響 很 大 ， COP 若 落 在 井 區 的 匯 合 點，會 導 致 P-N 匯 合 點 漏 電 流，若 落 在 STI 區 ， 則 會 影 響 STI 在 元 件 隔 離 的 問 題，若 落 在 閘 極 區，則 會 導 致 崩 潰 電 壓 較 低 的 問 題 產 生 。 圖 4-10 矽磊晶之 COP 缺陷對電性影響 4.8.1 矽磊晶製程

矽磊晶的應用，主要是在一含高濃度摻入雜質的矽基座 (Heavily Doped Substrate)上，如 n+層，長一層低濃度摻入雜質的矽磊晶層， 如 n-型或 p-型磊晶，其摻入雜質 (Dopant) 濃度，視元件的應用而有 所不同，此種結構可降低軟錯 (Soft Errors)，防止鎖上(Latch-up)，及 提供局部雜質吸著(Gettering) 的作用，一般而言，數位 (Digital) 元 件，尤其是數位二極元件，對厚度及均勻度的要求較嚴格。 4.8.2 矽磊晶成長 用來成長矽磊晶的反應器，最常見的有水平式(Horizontal)，垂直式 (Verticle)，及柱形(Cylinder)，是依反應氣體流通方向相對於晶面方向 所定，且每次可放多片矽晶圓，進行矽磊晶成長。而較新式之矽磊晶 反應器，與傳統之磊晶反應器相比，新式的反應器設計，主要是儘可 能的增加每次磊晶成長所能放的矽晶圓片數，以提高產能，降低成本。 矽磊晶成長的主要目的，是長出一層缺陷少，且可控制厚度及摻 入雜質的矽單晶薄膜，其先決條件，是矽基座必須乾淨無缺陷，且基 座表面溫度需夠高，或提供非熱能能量，使經化學反應後吸附原子有 足夠的動能，移動到適當的位置，而達到磊晶成長的目的。 圖 4-11 為此產品所用的磊晶 SIMS 剖面圖，此磊晶流程是在 P-type 矽基座上在長 4um 厚度的單晶薄膜，因矽基座含高濃度掺入雜 質，因此雜質會由晶背蒸發出而造成自動掺入，所以晶背會以 CVD

方式長兩層薄膜(PBS & oxide)來避免自動掺入產生。

圖 4-11 磊晶 SIMS 深度剖面圖

4.9 FAB-B 的 N 井區阻值異常分析~SIMS 分析實驗設計

圖 4-12 為分析 FAB-A 與 FAB-B 在 N 井區阻值差異的 SIMS 實驗 流程圖，也 是 跟 產 品 相 同 一 樣 是 用 P-type 的 4um 的 磊 晶 晶 片 ， FABA 與 FAB-B 各一片， 從 氮 化 矽 沉 積 步 驟 ， 模擬兩個生產線實 際生產流程狀況， 一 直 到 N 井 區 植 入 步 驟 結 束 ， 其 中 唯 一 的 差 異 是 在 淺溝槽隔離氧 化 層 沉 積 步 驟 ， FAB-A 是沒有額外的現場退 火步驟， 而 FAB-B 是有加額外的現場退火步驟， 待 N 井 區 植 入 完 再 一 起 做 SIMS 分 析 。

圖 4-12 SIMS 實驗流程圖

4.10 FAB-B 的 N 井區阻值異常分析~阻值飄高形成分析

圖 4-13 為 FAB-A & FAB-B 的 SIMS 實驗分析結果，比較兩個生 產線的 SIMS 結果， 發 現 FAB-B 是 因 為 P 矽 基 座 的 高 摻 入 雜 質 濃 度 埋 層 (Heavily Doped Buried Layer) 有 氣 相 自 動 掺 入 (Auto-doping)到 低 掺 入 雜 質 的 磊 晶 層 中，導 致 原 本 在 N 井 區 植 入 深 度 的 phosphorous 濃 度 範 圍 ， 正 常 是 不 應 該 有 磊 晶 boron 濃 度，因 氣 相 自 動 掺 入 (圖 4-14)，磊 晶 boron 濃 度 (提 供 額 外 電 洞 )跑 到 N 井 區 植 入 phosphorous 濃 度 (提 供 額 外 電 子 )範 圍 內 ， 導 致 N 井 區 植 入 phosphorous 劑 量 不 足，造 成 N 井 區 阻 值 飄 高。

4.11 FAB-B 的 N 井區阻值異常分析~阻值飄高形成分析 4.11.1 實驗五步驟說明 因 SIMS 分析出是 P 矽 基 座 的 高 摻 入 雜 質 濃 度 埋 層 有 氣 相 自 動 掺 入 到 低 掺 入 雜 質 的 磊 晶 層，所 以 初 步 懷 疑 是 否 為 過 長 熱 預 算 時 間 導 致，故 實 驗 五 條 件 (表 4-6)是 針對淺溝槽隔離內墊熱氧化 層的現場退火時間， 去 比 較 不同熱預算時間對 N 井區阻值的影響程 度有多大。實驗條件有三種，條 件 一 (片 號 2)為 目 前 STI 內 壁 熱 氧 化 層 現 行 程 式 1150℃現場退火 90 分搭配 1150℃ 30 分的淺 溝 槽 隔 離 密 化 (總 熱 預 算 時 間 120 分 )，條 件 二 (片號 3-4)則將 1150℃現場 退火時間從 90 分降到 30 分， 淺 溝 槽 隔 離 密 化 也是搭配 1150℃ 30 分(總熱預算時間 60 分)，而 條 件 三 (片 號 5-6)則 為 依 照 FAB-A 的 方 式 其 STI 內 壁 熱 氧 化 層 並 沒 有 多 作 額 外 的 現場退火步驟， 而 後 續 的 淺 溝 槽 隔 離 密 化 時 間 也 是 1150℃ 30 分(總熱預算時間 30 分)。 表 4-6 實 驗 五 條 件 4.11.2 實驗五結果說明 表 4-7 為實 驗 五 N 井 區 阻 值 及 缺 陷 檢 驗 結 果 ， 從 N 井 區 阻

值 可 發 現 降 低 STI 內 壁 熱 氧 化 層 的 現場退火時間，確 實 可 降 低 N 井 區 阻 值 ， 現場退火時間若從 90 分降到 30 分， 就 可 降 約 30% N 井 區 阻 值 (從 4416 ohm-cm 降 到 3080 ohm-cm)， 但 仍 超 出 規 格 無 法 達 到 客 戶 要 求，其 中 以 條 件 三 (片 號 5-6) FAB-A 的 N 井 區 阻 值 ， 最 能 符 合 規 格 (2658 ohm-cm)， 但 此 條 件 雖 然 能 改 善 N 井 區 阻 值 的 問 題 ， 卻 有 掀 起 缺 陷 的 問 題 ， 圖 4-15 為 實 驗 五 的 STIDEP 的 缺 陷 檢 驗 圖 ， 直 條 圖 分 析 歸 類 的 others 缺 陷 為 細 小 的 nodule 缺 陷，此 缺 陷 是 non-killer 缺 陷，但 條 件 三 除 了 nodule 缺 陷，還 有 掀 起 缺 陷，故 不 適 用 於 解 決 N 井 區 阻 值 飄 高 問 題 。 由此實驗證明過 長 的 熱 預 算 時 間 對 磊 晶 產 品 確 實 會 造 成 P 矽 基 座 的 高 摻 入 雜 質 濃 度 埋 層 自 動 掺 入 到 低 掺 入 雜 質 的 磊 晶 層 中 ， 而 導 致 N 井 區 阻 值 飄 高 。

圖 4-15 實驗五條件三 bubble 缺陷分類 4.12 FAB-B 的 N 井區阻值異常分析~阻值飄高解決方法 4.12.1 實驗六步驟說明 實驗五將淺溝槽隔離內墊熱氧化層的現場退火時間從 90 分降為 30 分，雖然可降低 N 井區阻值，但 還 是 超 出 客 戶 所 要 求 的 規 格 ， 因 此 實 驗 六 如 表 4-8 所 示，淺溝槽隔離內墊熱氧化層的現場退火時 間固定為 30 分，主 要 是 針 對 淺 溝 槽 隔 離 氧化層沉積後的密 化 步 驟 的 溫 度 做 改 變，實驗六條件有三種，條 件 一 (片 號 7)不做淺溝槽隔 離密化步驟 、條件二(片號 10-11)現行程式 1150℃ 30 分鐘的淺溝槽

隔離密化及條件三(片號 8-9) 1000℃ 30 分鐘的淺溝槽隔離密化， 目 的 是 分 析 降 低 密 化 溫 度 對 N 井區阻值的影響程度，最 後 選 三 片 做 SIMS 分 析 (片 號 7、8、10)。 表 4-8 實 驗 六 條 件 4.12.2 實驗六結果說明 實驗六的 SIMS 結果如圖 4-16 所示， 條 件 二 (片 號 10)現 行 程 式 1150℃ 30 分， 其 P 矽 基 座 的 高 摻 入 雜 質 濃 度 埋 層 自 動 掺 入 到 低 掺 入 雜 質 的 磊 晶 層 中，導 致 磊 晶 boron 的 濃 度 自 動 掺 入 到 N 井 區 植 入 phosphorous 濃 度 範 圍 ， 導 致 N 井 區 阻 值 飄 高 ， 而 條 件 三 (片 號 8)降低淺 溝 槽 隔 離 密 化 溫 度 從 1150℃到 1000℃，則 可 避 免 P 矽 基 座 的 高 摻 入 雜 質 濃 度 埋 層 自 動 掺 入 到 低 掺 入 雜 質 的 磊 晶 層 中 ， 因 此 其 磊 晶 boron 的 濃 度 曲 線 降 到 正 常 曲 線 ， 條 件 ㄧ (片 號 7)不 做 淺溝槽隔離密化步驟， 雖 然 SIMS 結 果 與 條 件 三 相 同 ， 其 磊 晶 boron 的 濃 度 曲 線 也 是 降 到 正 常 曲 線 ， 但 淺 溝槽隔離密化目的是將淺溝槽隔離氧化層薄膜緻密化， 便 於 後 層 STI-CMP 研 磨 ， 如 果 將 此 步 驟 刪 除 ， 可 能 會 影 響 到 STI-CMP

研 磨 的 均 勻 性，故 不 採 用 條 件 一 作 法，採 用 條 件 三 的 作 法，將 淺 溝 槽 隔 離 密 化 溫 度 從 1150℃到 1000℃。

第五章、結論

每個時代的製程能力會隨著技術的演進而所不同，在新製程開發 階段，必須針對電性、製程能力、廠的機台極限及客戶需求，對每個 環節做驗證，建立不同製程的平台，以便提供給相同製程不同客戶的 需求，一旦電性的規格及製程平台建立好，後續任一的製程變更，都 會影響電性的效能，尤其對淺溝槽隔離部分，對電性的影響佔很大的 比重，更不容忽視。在淺溝槽隔離高密度電漿氧化層沉積前的薄膜為 壓應力，在淺溝槽隔離高密度電漿氧化層步驟，其機台的預熱時間與 主沉積間的溫度差異，會導致薄膜預 熱 到 沉 積 前 的熱膨脹係數相差 太大，使壓應力轉成張應力使bubble缺陷剝離，而變成掀起缺陷，其 淺溝槽隔離的結構會依各半導體製程開發而有所不同，針對FAB-A的 淺溝槽隔離掀起缺陷問題，是改良淺溝槽隔離高密度電漿氧化層沉積 參數，減緩預熱時間與沉積時間的溫度差，降低其預 熱 到 沉 積 前 之 間的熱膨脹係數的差異，而FAB-B則是在淺溝槽隔離內墊熱氧化層步 驟增加N2現場退火的步驟，利用高溫先將內壁熱氧化矽層表層壓應力 的殘留氣體或水氣先釋放出來，再用N2讓表面氮化，增加與後層淺溝 槽隔離高密度電漿氧化層的附著力。但對需用到磊晶製程晶片的產 品，若用FAB-B方法則需考量過長的熱預算會造成P矽基座的高摻入 雜質濃度埋層會自動摻入到低摻入雜質的磊晶層中，因而導致N井區

阻值飄高的問題發生，上述此兩個方法都已成功驗證在現行生產線的 產品上，進而解決該半導體廠淺溝槽隔離製程所衍生的缺陷問題。

參考文獻

1. Data presented by H. Iwai in the Short Course Program of the Sixth Symposium on Nano DeviceTechnology (SNDT) (1999) 。

2. D. Nag, IEDM Tech. Dig. (1996) 841。

3. M. Nandakumar, IEDM Tech. Dig. (1997) 657。 4. S. Lee, SSDM Dig. (1997) 524。

5. K. Saino, K. Okonogi, S. Horiba, M. Sakao, M. Komuro, Y. Takaishi, T. Sakoh, K. Yoshida, K. Koyama, IEDM(1998)149。

5. G. Badenes, R. Rooyackers, E. Augendre, E. Vandamme, C. Perello, N. Heylen, J. Grillaert, L. Deferm, J. Electrochem. Soc. 147 (10) (2000) 3827。

7. Y.B. Park, J.Y. Kim, D.W. Seo, W.G. Lee, J. Electrochem. Soc. 148 (10) (2001) 572。

8. N. Balasubramanian, E. Johnson, J. Vac. Sci. Technol. B 18 (2) (2002) 700。

9. H. Park, K.B. Kim, C.K. Hong, U.I. Chung, M.Y. Lee, Jap. J. Appl. Phys. 37 (1998) 5849。

10. J.K. Lan, C.G. Chao, Y.L. Cheng, Y.L. Wang, C.W. Liu, K.-Y. Lo, J. Vac. Sci. Technol. B21 (5) (2003) 2098。

11. C. Stuer, J.V. Landuyt, H. Bender, I.D. Wolf, R. Rooyackers, G. Badenes, J. Electrochem. Soc. 148 (11) (2001) 597。

12. T.K. Kim, D.H. Kim, J.K. Park, T.S. Park, Y.K. Park, H.J. Lee, K.Y. Lee, J.T. Kong, J.W. Park, IEDM (1998) 145。

13. K.F. Dombrowski, A. Fischer, B. Dietrich, I.D. Wolf, H. Bender, S. Pochet, V. Simons, R. Rooyackers, G. Badenes, C. Stuer, J.V. Landuyt, IEDM (1999) 357。

14. J.K. Lan, Y.L. Wang, C. P. Liu, W. H. Lee, Chyung Ay, Y. L. Cheng, S. C. Chang. Thin Solid Films 447-448(2004) 645-650。

15. 林鴻志, NDL 奈米通訊, 奈米金氧半電晶體元件技術發展趨勢 (I)。

16. L. Peter, Semiconductor International, Vol-22, pp.69-75 (April, 1999)。

17. E. Korczynski, Solid-State Technol., 38, pp.63-73 (1996)。 18. J.-K. Lan et al. / Thin Solid Films 447 –448 (2004) 645–650。 19. P. Ferreira, R-A. Bianchi, F. Guyader, R. Pantel and E. Granger,

"Elimination of Stress Induced Silicon Defects in Very High-Density SRAM Structures," presented at the 31st European Solid-State Device Research Conference, September 2001。

20. M. Nandakumar, A. Chatterjee, S. Sridhar, K. Joyner, M. Rodder, and I.-C. Chen, "Shallow Trench Isolation for Advanced ULSI CMOS Technologies," 1998 IEDM Tech. Digest, pp. 133。

21. T. Speranza, Y. Wu, J. Wong, E. Fisch, J. Slinkman, and K. Beyer, "Manufacturing Optimization of Shallow Trench Isolation for Advanced CMOS Logic Technology," presented at 12th Annual IEEE/SEMI Advanced Semiconductor Manufacturing Conference (ASMC) 2001。

21. C. S. Olsen, F. Nouri, M. Rubin, O. Laparra and G. Scott, "Stress Minimization of Corner Rounding Process during STI," presented at SPIE Conference on Microelectronic Device Technology III,

22. 儀科中心簡訊 77 期