網路遠端監控分散式電信電源供應系統關鍵技術的研製---子計畫II：分散式電信電源供應系統之功因修正電路設計(I)Modular Design of PFC for Distributed Telecommunication Power System(I)

(1)

一、中文摘要

本計畫針對分散式電信電源系統所需的整流電路，進行模組化功因修正電路之設計製作。首先對各式可能的功因修正電路進行評估製作，基於電位隔離與提供大範圍輸入及輸出電壓，計畫採用馳返式轉換器作為功因修正基本電路架構；並以一個控制電路單元同時控制多組並聯的功因修正模組，藉以提升系統的總功率容量，並隨負載需求彈性運用。計畫應用模組相移控制的方式，倍數增加輸入電流諧波的頻率，降低諧波電流，減小前置高頻被動濾波器的容量和體積。本期計畫完成以五模組並聯，並以實驗電路量測結果驗證其效能，達到 1kVA 最大輸出功率，功因高達 0.995 以上，總諧波失真率則抑制在 5% 以下。 關鍵詞：分散式電信電源、功因修正、馳返式 轉換器、相移控制。

Abstract -- To provide an efficient and

reliable solution for the distributed telecommunications power system, a modular design of the rectifier with the power factor corrector (PFC) is developed to achieve high power factor and low distortion, and simultaneously to provide a pre-regulated dc voltage for the downstream stage.

By investigating on several feasible circuit configurations, the fly-back converter is adopted as the PFC modular design base on practical considerations of electrical isolation and providing wide operation range for both input voltage and output voltage. With phase-shift control, the ripple current at the input line can be reduced, and at the same time the harmonic frequency can be

increased, leading to a smaller passive filter. In the first stage of the project, 1 kVA output power rating is realized with 5 modules. At the rated output, the measured power factor and total harmonic distortion (THD) at the input line are greater than 0.995 and less than 5%, respectively.

Keywords: distributed telecommunications power system, power factor corrector (PFC), fly-back converter, phase-shift control

二、前言與目的

電信科技的發展提供快速便捷的訊息傳遞方式，已經成為生活上不可或缺的工具。電信科技的演進因數位與半導體技術的引進，更是突飛猛進一日千里。然而，現代化電信系統則有賴於穩定、可靠的電源供應，才能將功能淋漓盡致的發揮。傳統的電信電源採集中式供應，由於長距離傳輸的損失，效率差；而且，一旦故障發生，即導致系統全面當機，影響甚鉅[1-3]。因此，新一代的電源大都採分散式設計。分散式電源是各個交換機分站各自由獨立的電源供應，電力饋線損失較小，因此效率較高，而電源故障造成的影響則僅限於局部；此外，分散式電源係由電源模組架組合而成，較具擴充之彈性。電信電源系統主要包含整流器、直流電源供應器和蓄電池備用電源。電力電子技術的發展讓電源轉換技術不斷推陳出新，從傳統的閘流體整流相位控制器、線性電源供應器，到高頻切換式電源供應器，配合不斷電電源系統和蓄電池充放電技術，以更複雜、精密的控制，提供現代化電信系統更穩定、可靠、高效率，而且輕薄短小的高功率密度電源。含主動開關

行政院國家科學委員會專題研究計畫成果報告

總計畫：網路遠端監控分散式電信電源供應系統

子計畫：分散式電信電源供應系統之功因修正電路設計

Modular Design of PFC for Distributed Telecommunication Power System

計畫編號：NSC91-2213-E-110-050 執行期限：91 年 8 月 1 日至 92 年 7 月 31 日計畫主持人：莫清賢教授國立中山大學電機工程學系

(2)

高頻切換具有電壓調整功能的整流器又稱為切換式整流器 (Switch Mode Rectifier, SMR)[4,5]。電信電源系統首先必需將電力系統的交流電源整流濾波成直流交鏈電壓，以供應後級轉換器所需。對電力系統而言，整流設備(不論橋式整流器或傳統的閘流體整流相位控制器)都是非線性負載，都會造成低功率因數（大約 0.6 左右）和高諧波失真（超過 100％），是電力系統中嚴重的污染源[6]。這種污染以往並不受重視，直到最近，類似的電力電子產品越用越多，容量越來越大，充斥於電力系統中，其影響也就不容忽視了。因此工業先進國家開始制定越來越嚴格的規範以限制這類污染的擴張。於是，高功因、低諧波失真就成為所有電力電子設備在設計上必須具備的一個重要環節。

三、文獻探討

為了達到高功因、低諧波規範的需求，可在整流器加裝被動濾波器。被動濾波器主要是由電感和電容組成，構造簡單、價格低廉。然而，這些電感和電容工作於低頻，若要符合較嚴格的規範，勢必體積大而笨重；另一方面，漣波濾波電路雖然體積小、重量輕，但是，直流輸出電壓漣波高達 50﹪以上，無法為下游轉換器接受。此外，被動功因修正電路由於不含主動元件，並不具備動態濾波的功能，無法因應輸入電壓或負載的變化，調節直流交鏈的電壓，一旦，輸入電壓或負載有所變化，濾波效果就不如預期。因此，被動濾波器僅能就某單一特定功率進行設計，並不符合電信電源系統大範圍變動負載的需求。相較於被動濾波器，主動濾波技術在整流電路中介入主動開關元件，控制主動開關高頻的切換動作，使輸入電流呈高頻脈動波形，並使其波包為正弦且與輸入電壓同相位，再將高頻成分濾除，可使功率因數提高至接近 1，總諧波失真抑制在 10 ％以下[7-9]。一般 SMR 的基本電路架構，是在整流器之後，介入一級直流對直流轉換電路，如圖 1 所示。因應負載不同功率的需求，可控制主動開關 S 切換的時機，使儲能電 感 L 進行能量儲存與釋放，以改變輸入功 率與電流波形，經由適當的操作程序，可精確地控制輸入電流的波形及大小，達到功因修正及穩壓的功能。這個直流對直流轉換電路通常又稱為功因修正電路(Power Factor Corrector；PFC)。目前的技術所發展出的功因修正電路，工作頻率從數十至數百 kHz，可將諧波失真抑制到幾乎不存在，功因也幾近於一，並允許輸入電源和負載在相當大的範圍內變化。功因修正電路的控制方式一般可分為電壓追隨法(Voltage-Follower)和誤差相乘法(Multiplier)[10,11]。電壓追隨法控制方式較為簡單，但特性稍差，目前這兩種控制方法都已有專用IC，功能十分完備，在技術上已漸趨成熟，在改善功因及抑制諧波均可達到相當令人滿意的效果。功因修正電路的電感電流可設計於連續電流模式或不連續電流模式，兩者均可達到高功因的目的。連續模式會產生較大的切換損失，但電流峰值較低，導通損失較少；而不連續電流模式之切換損失較低，但由於峰值電流高達平均電流的兩倍或兩倍以上，不利應用於大功率電路。目前功因修正電路技術研究的重點著眼於轉換效率的提昇和減少電磁干擾的產生，而影響整體轉換效率的主要因素為電路的切換損失及導通損失，且這兩者經常互呈消長：若將儲能槽的電感電流設計成不連續電流，則切換開關可零電流切入，減少電路的切換損失，但電流的峰值亦將上升，使得電路的導通損失增加；反之，儲能槽的電流設計成連續電流，可將電流峰值壓低至接近平均值，故其導通損失較少，但主動元件開、關時的電流均大，切換損失相對增高。一般而言，小功率電路中，比例較高的是切換損失，所以傾向使用不連續電流的設計方式，而大功率電路則比較在意導通損失，同時也兼顧到主動元件的電流容量應力，因此大多選擇連續電流模式。

(3)

四、研究方法

本計畫採用模組化設計及並聯工作模式，以滿足電信電源系統大功率的需求。 SMR 的 PFC 電路採分散式模組化設計，如圖 2，配合網路遠端監控，機動地切換工作模組數量，達到相互支援的目的，並可彈性擴充功率容量。單一模組的功因修正電路功率範圍約為 200VA，工作於不連續電流模式。模組與模組之間引入一相位差，使總輸入電流呈電流連續狀態，可兼顧 DCM 與 CCM 的優點，還可以提高漣波電流的頻率，減小前置高頻被動濾波器的體積和重量。模組採相同單一之切換頻率，以利於 EMI 濾波器的設計。模組設計完成後將配合 EMI 濾波器、直流轉換器、蓄電池系統進行串聯組合成共同模組，最後再將串聯模組進行並聯組合，研發較大功率的電信電源系統。模組並聯運轉，首先面臨的是電流平均分配的問題。傳統的方法是以主從式 (Master-Slave)控制方式，由一主電路執行電流分配功能。這種控制方式，不僅增加控制電路的複雜度，而且，一旦主電路故障，則群龍無首，無法繼續執行工作。因此，本計畫採用不分主從的控制方式，亦即每個模組各自獨立運作。對 PFC 電路而言，模組功率係由主動開關之導通率(Duty- Ratio)決定，因此，在元件參數相同的前提之下，只要讓所有模組有相同的導通率，功率自然相同；而導通率可取輸出總電流回授加以控制。 模組並聯運轉提供大功率，倘若 m 個 模組同時工作於不連續電流模式，且同時導通與截止，則輸入電流的峰值會累增至 m 倍。為了抑低輸入電流的峰值，本計畫 使用模組相移控制(Phase-Shift Control)的操作方式，將各模組主動開關導通時間彼 此錯開，使其在一個高頻週期 TS內平均依序導通，如圖 3 所示。如此即可使輸入電流呈連續波形，不但漣波幅度降低，其頻率亦同時提高，可以減小前置高頻被動濾波器的體積。圖 4 為控制單元之方塊圖；控制邏輯部分則以單晶片微處理加以實現，流程圖如圖 5。

五、結果與討論

本計畫採用模組化設計及並聯工作模式，以滿足電信電源系統大功率的需求。計畫的執行，以功率電路與控制電路的設計、製作為主軸，成果分述如后： A. 功率電路依計畫之規範需求：功因修正電路的輸入電源電壓為 90~264Vrms，而輸出直流鏈電壓為 400V，列入考慮使用的電路有升壓式、降升壓式、順向式、以及馳返式等四種，分別評估如下： 1. 升壓式：各模組之間的並聯，以及和控制電路之連接，乃至輸入、輸出電壓的取樣訊號等，都很較容易解決，功因修正的能力、轉換效率皆佳；唯當電源電壓高到 264Vrms時，切換開關的導通率將低於 7%，這將容易產生較大的誤差，不利於輸出電壓的穩定。 2. 降升壓式：功因修正能力與轉換效率皆佳，切換開關的導通率也不會出現太極端的值。但降升壓轉換電路存在麻煩的接地問題，使得模組並聯和控制電路的連接較困難，輸入、輸出電壓的取樣訊號也都必須逐一加以隔離。 3. 順向式：透過變壓器，能解決交、直流側隔離接地的問題，模組間的並聯、控制電路的連接都沒有困難，但輸出電壓的取樣訊號仍需隔離。比較嚴重的缺點是：電源電壓準位較低時，將無法輸入電流，這會使得輸入電流在零交越附近有較大的失真，影響功因修正的效果。 4. 馳返式：馳返式的缺點是轉換效率較低、以及較嚴重的 EMI 問題。除此之外，它具有上述所有電路的其他優點，包括電氣隔離、功因修正、模組間和控制電路的連接等。同時，選用適當的變壓器匝數比，可將切換開關的導通率調整到適中的範圍內。綜合以上的評估，本計畫決定優先使用馳返式電路，並將升壓式與降升壓式列為後備，順向式則暫不予考慮。設計完成的電路如圖 6 所示，各模組間可直接並聯，控制訊號亦不用再隔離。

(4)

B. 控制電路本計畫應用模組相移控制的方式，讓各模組主動開關導通時間彼此錯開依序導通，使輸入電流呈較連續的波形，藉以降低漣波幅度，並將漣波頻率提高。圖 7 是完成後的控制單元，並運用單晶片微處理來實現控制邏輯的部分。在本計畫所製作完成的電路模組中，當選定的切換頻率為 20kHz 時，變壓器一次側繞組的電感值為 585H，並且採用 1.5:1 的匝數比。圖 8 是電路工作於輸入電源電壓峰值附近時，變壓器一次側電流的波形，由圖中可見儲能元件的電流確實為不連續狀態，其中圖 8(a)是在電源電壓為 90Vrms 時所測得，切換元件的導通率較大，儲能元件的電流已接近不連續狀態的極限；而圖 8(b)則是在電源電壓為 264Vrms 時的電流波形，切換元件的導通率甚低，是以儲能元件有很長的時間係處於零電流狀態。圖 9 則是對應於圖 8 所量測到的切換開關之閘極訊號，由於設計以五個模組並聯，因此各模組的閘極訊號分別都移相五分之一個週期。圖 10 是單一模組之輸入電源端的電壓、電流波形，可看出電路確實能達到功因修正的目的，滿載時實測功因保持在 0.98 以上，總諧波失真率則在 10%以下，轉換效率為 85%；圖 11 則是五個模組並聯後的總輸入電壓、電流波形，功因更高達 0.995 以上，總諧波失真率則抑制到 5%以下，由此也可證明相移控制的方式，確實能有效降低電路的諧波電流含量，進一步提升功因修正的效果。

六、計畫成果自評

本計畫第一年度預計完成的進度，包括功因修正電路的設計、製作、量測，以及模組並聯等，都已逐步達成，並且能滿足大範圍電壓變動，以及功率、輸出電壓、功率因數等各項規範規範要求；唯在轉換效率方面，因採用馳返式電路的緣故，未能達到預定的 93%之水準。目前第二年度的進度已開始進行，預計在使用整合式電路之下，轉換效率可望提升至預定目標。

七、參考文獻

[1] K. Hirachi, H. Yamamoto, M. Sakane, Y. Tomokuni, and Y. Nagai, “A Novel 3 kVA UPS Using a Switch Mode Rectifier,” IEEE International Telecommunications Energy Conference, INTELEC’90, 1990, pp. 392-399.

[2] B. C. L. Lindemark, “The Impact of AC Power Line Disturbances on Telecommuni- cations Rectifier Technologies and Powering Architectures,” IEEE Interna- tional Telecommunications Energy Confer- ence, INTELEC’94, 1994, pp. 413 -419. [3] S. H. Woo, Y. S. Sun, and H. M. Lee, “A

-50 V/100 Amp High Frequency Switch Mode Rectifier Unit and its Application to Digital Switching System,” IEEE International Telecommunications Energy Conference, INTELEC’89, 1989, pp. 11.1/1-11.1/5.

[4] A. R. Prasad, P. D. Ziogas, S. Manias, and G. Olivier, “A High-Frequency Off-Line SMR Converter with Improved Performance Characteristics,” IEEE Transactions on Industry Applications, Vol. 25, No. 6, Nov./Dec. 1989, pp.1167-1175.

[5] T. Yoshida, O. Shizuka, O. Miyashita, and K. Ohniwa, “An Improvement Technique for the Efficiency of High-Frequency Switch-Mode Rectifiers,” IEEE Transactions on Power Electronics, Vol. 15, No. 6, Nov. 2000, pp. 1118-1123.

[6] R. P. Stratford, “Harmonic Pollution on Power Systems - A Change in Philossophy,” IEEE Transactions IA-16, No. 5, Sep./Oct. 1980.

[7] M. Kazerani, P. D. Ziogas, and G. Joos, “A Novel Active Current Waveshaping Technique for Solid- State Input Power Factor Conditioners,” IEEE Transactions on Industrial Electronics, Vol. 38, No. 1, Feb. 1991, pp. 72-78.

[8] A. W. Kelley and W. F. Yadusky, “Rectifier Design for Minimum Line-Current Harmonics and Maximum Power Factor,” IEEE Transactions on Power Electronics, Vol. 7, No. 2, April 1992, pp. 332-341. [9] C. Zhou, R. B. Ridley, and F. C. Lee,

“Design and Analysis of a Hysteretic Boost Power Factor Correction Circuit,” IEEE Power Electronics Specialists Conference PESC’90, 1990, pp. 800-807.

(5)

[10] J. S. Lai and D. Chen, “Design Considera- tion for Power Factor Correction Boost Converter Operating at the Boundary of Continuous Conduction Mode and Discontinuous Conduction Mode,” IEEE Applied Power Electronics Conference, APEC 1993, pp. 267-273.

[11] J. Sebastian, J. A. Martinez, J. M. Alonso, and J. A. Cobos, “Voltage-Follower Control in Zero-Current-Switched Quasi- resonant Power Factor Pre-regulators,” IEEE Transactions on Power Electronics, Vol. 13, No. 4, July 1998, pp. 727-738.

八、圖表

L + _ S + _ 控制電路 in v + - Cdc V_dc i_in Dx 後級轉換器功因修正電路 Vg1 Vg2 Ts Ton(t) Ts Ts m Vgm m (m-1) . . . . . . 圖 1 SMR 與功因修正電路基本電路架構圖 3 各模組導通時序 Active PFC Module DC-Link Downstream Power Converters EMI Filter

v

in

i

in Passive Low-Pass Filter 圖 2 功因修正電路模組化設計 Multiplier V ref V m V e V o V_in g1 g2 V Phase - Shift Control V V gm Low Bandwidth Amplifier Duty-Ratio Control -V p V o V o sin( t) T_{on (t)} PWM iL1 iL2 iLm Logic Control dc I Microprocessor Controller 圖 4 控制單元之方塊圖

(6)

Start

Set system parameters rated current = switching period = a=1, m=1 phase-shift = _mT Output Input _i L(a+m-1) Idc ... i_L(a) & ... V_g(a) V_g(a+m-1) Find fault module? Yes No k > m? Yes No m=k

Number available modules from 1 to n Input T _on a=a+m-k Determine operating modules,k r s s I_dc>nIr? Yes No

Shout down system, over current alarm

T I 圖 5 控制邏輯之流程圖

T

R1

C

in Duty Ratio Control 1- Vin Vo 乘法器 V_D R2 開關控制電路輸入電壓取樣電路 PWM Control Circuit Vtest

Q

D

R₃ R₄

V

o 負載 Ve V1 R6 C1 Vref V_in

Vg

R5

C

o 輸出電壓取樣電路圖 6 馳返式功因修正電路圖

(7)

14 7 5 6 TL494 0.0047  8K 5K 12 +15V AD744 2 3 6 0.1 2M 110K 5K 5K 10K 15K 7 4 +15V -15V AD744 2 3 6 200K 200K 5K 7.5K 7 4 +15V -15V AD744 2 3 6 200K 200K 7 4 +15V -15V AD744 2 3 6 200K 200K 200K 200K 7 4 +15V -15V 20K 20K 20K 14 9 12 11 3 10 13 7.5K 5K 2 1 7 20K 20K 1 7 ₁₃ 14 9 11 3 2 10 12 7.5K 5K +15V -15V +15V -15V AD744 2 3 6 LM139 5 4 2 3 8K 50K 1.2K 12 +15V 7 4 +15V -15V 輸出電壓取樣輸入電壓取樣 20K 20K 20K 14 9 12 3 10 13 7 ₂ 1 +15V -15V Clock 12 5 4562B 1 9 14 13 10 8 +15V 11 AD533 AD533（開根號器） AD533（乘法器） +5V Vref f=5.33MHz （除法器） Q1 Q2 Q3 Q4 Q5 圖 7 控制單元電路圖 0 0

Current: 5A/div Time: 20s Current: 5A/div Time: 20s

(a) Vi = 90Vrms (b) Vi = 264Vrms

(8)

0

0 Voltage: 5V/div Time: 20s Voltage: 5V/div Time: 20s

(a) Vi = 90Vrms (b) Vi = 264Vrms

圖 9 切換開關之閘極驅動訊號

0 0

Voltage: 50V/div Current: 2A/div Time: 5ms Voltage: 100V/div Current: 1A/div Time: 5ms

(a) Vi = 90Vrms (b) Vi = 264Vrms

圖 10 單一模組之輸入電壓電流波形

0 0

Voltage: 50V/div Current: 5A/div Time: 5ms Voltage: 100V/div Current: 5A/div Time: 5ms

(a) Vi = 90Vrms (b) Vi = 264Vrms