• 沒有找到結果。

WDM全光環型網路之插入式存取協定設計

N/A
N/A
Protected

Academic year: 2021

Share "WDM全光環型網路之插入式存取協定設計"

Copied!
89
0
0

加載中.... (立即查看全文)

全文

(1)國 立 交 通 大 學 電信工程學系 碩 士 論 文. WDM 全光環型網路之插入式存取協定設計 An Insertion Access Protocol for WDM All-optical Unidirectional Ring Network. 研 究 生:陳恭立 指導教授:田伯隆. 中. 華. 博士. 民. 國. 九十七. 年. 六. 月.

(2) WDM 全光環型網路之插入式存取協定設計 An Insertion Access Protocol for WDM All-optical Unidirectional Ring Network 研 究 生:陳恭立. Student:Kung-Li Chen. 指導教授:田伯隆 博士. Advisor:Dr. Po-Lung Tien. 國 立 交 通 大 學 電 信 工 程 學 系 碩 士 論 文. A Thesis Submitted to Department of Communication Engineering College of Electrical and Computer Engineer National Chiao Tung University in partial Fulfillment of the Requirements for the Degree of Master of Science in Communication Engineering June 2008 Hsinchu, Taiwan, Republic of China. 中華民國九十七年六月.

(3) WDM 全光環型網路之插入式存取協定設計 學生:陳恭立. 指導教授:田伯隆. 博士. 國立交通大學電信工程學系碩士班. 摘. 要. 在這篇論文裡我們主要針對都會型環狀單向光纖網路提出一個適宜 的 MAC protocol,且此光纖網路可達成全光的目的,亦即 packet 從 source 端傳送至 destination 端中間的過程均以光的方式承載而不需經過光電的轉 換。而我們設計這個 protocol 的目的是希望能達到在網路頻寬使用上的公 平性以及在環狀拓樸的限制下達到最大的 network throughput。 此 protocol 的想法主要來自於針對 twin bus 光纖網路所設計之 ACCI protocol 且此 protocol 之特色為具有全分散式控制的架構。關於頻寬存取 的機制上當 channel 為 idle 時為隨機存取而若當 channel 為 busy 時則採取 控制存取的方式。 在本論文中將會對此 protocol 有清楚的描述且我們亦會對我們模擬所 得的結果進行分析。並且由模擬的結果我們將會證明此 protocol 確實可以 有效克服於此單一環狀光纖網路中所可能存在的公平性議題。. i.

(4) An Insertion Access Protocol for WDM All-optical Unidirectional Ring Network. Student: Kung-Li Chen. Advisor:Dr. Po-Lung Tien. Department of Communication Engineering National Chiao Tung University. ABSTRACT In this article, we proposed a MAC protocol for an Metro all-optical WDM unidirectional ring network where packets remain in optical domain from source to destination. The main targets which have been considered in the design of this protocol consist in the achievement of a highly fair access to the network resources and a network throughput performance close to the maximum values allowed in the adopted ring topology. This protocol is based on the concepts of the ACCI protocol which is designed for a twin bus optical network and is characterized by a fully distributed control mechanism. Meanwhile, the access mechanism of proposed protocol is based on a random access if channel is idle and a controlled access if channel is busy. A detailed description of the access protocol and results of simulation will be given in the text. It will be proven that the issue of fairness arising from unidirectional optical ring network will be circumvented.. ii.

(5) 誌. 謝. 本篇論文得以如期完成,首先感謝我的指導教授田伯隆老師在這一年 多來於研究過程中細心的指導。在與老師討論的過程中,使我學會了解決 問題應有的態度以及方法,幫助我在光纖網路的研究領域中建立信心且獲 益良多。 感謝實驗室學長啟賢在研究上的細心解答以及生活上的扶持與關 照,另外也謝謝學弟禕達、偉民以及逸旻平時在研究課題上的討論。最後 謹以此論文獻給始終在背後默默支持我的父母以及所有關心我的人。. iii.

(6) 目 中文摘要 英文摘要 誌謝 目錄 圖目錄 表目錄 Chapter 1 Chapter 2 2.1 2.1-1 2.1-2 2.1-3 2.1-4 2.1-5 2.2 2.3 Chapter 3 3.1 3.2 3.2-1 3.2-2 3.2-3 3.3 3.3-1 3.3-2 3.3-3 Chapter 4 4.1 4.2 4.3 Chapter 5 Reference. 錄. …………………………………………………………………… …………………………………………………………………… …………………………………………………………………… …………………………………………………………………… …………………………………………………………………… ……………………………………………………………………. Introduction…………………………………………………… Background…………………………………………………… The ACCI access protocol………………………………… Introduction of ACCI protocol…………………………… Basic concepts of ACCI protocol………………………… Cell format of ACCI protocol …………………………… Access procedure of ACCI protocol …………………… Overload control of ACCI protocol …………………… The RPR fairness algorithm……………………………… Individual Wavelength Switching and Photonic Slot Routing ……………………………………………………… Proposed Protocol…………………………………………… Network architecture and format of Photonic Slot…… Proposed protocol for IWS ……………………………… Basic concepts ……………………………………………… Node architecture and removal mechanism …………… Access procedure of proposed protocol for IWS……… Proposed protocol for PSS………………………………… Basic concepts ……………………………………………… Node architecture and removal mechanism …………… Access procedure of proposed protocol for PSS ……… Simulation Results and Performance Analysis ……… Network parameters and traffic model ………………… Simulation results for IWS………………………………… Simulation results for PSS………………………………… Conclusions and Future Works…………………………… ……………………………………………………………………. iv. i ii iii iv v viii 1 4 4 4 5 7 9 15 17 23 28 28 31 31 33 35 42 42 44 46 55 55 60 70 77 78.

(7) 圖 Figure 1 Figure 2 Figure 3 Figure 4-1 Figure 4-2 Figure 4-3 Figure 4-4 Figure 4-5 Figure 4-6 Figure 5 Figure 6 Figure 7 Figure 8 Figure 9 Figure 10 Figure 11 Figure 12 Figure 13 Figure 14 Figure 15 Figure 16-1 Figure 16-2 Figure 16-3 Figure 17-1 Figure 17-2 Figure 18-1 Figure 18-2 Figure 19-1 Figure 19-2 Figure 20 Figure 21 Figure 22-1 Figure 22-2 Figure 22-3 Figure 23-1 Figure 23-2 Figure 24-1 Figure 24-2. 目. 錄. Twin bus topology…………………………………………… Cell format of ACCI protocol……………………………… NS-bus interface of ACCI protocol………………………… Transmitting step of case (i) ………………………………… Transmitting step of case (ii) ……………………………… Transmitting step of case (iii) ……………………………… Transmitting step of case (iv) ……………………………… Transmitting step of case (v) ……………………………… Transmitting step of case (vi) ……………………………… Architecture of RPR station………………………………… Concepts of Buffer Insertion Ring………………………… When a station becomes congested………………………… Congestion domain of RPR fairness algorithm…………… Spatial Reuse of IWS node…………………………………… Destination constrain of PSR………………………………… PSS (removal of destination constrain) …………………… Network architecture………………………………………… Format of Photonic Slot……………………………………… Packet format of IWS………………………………………… IWS node architecture………………………………………… Transmitting step of case (i) for IWS……………………… Transmitting step of case (i)-2 for IWS…………………… Transmitting step of case (i)-3 for IWS…………………… Transmitting step of case (ii)-1 for IWS…………………… Transmitting step of case (ii)-2 for IWS…………………… Transmitting step of case (iii)-1 for IWS………………… Transmitting step of case (iii)-2 for IWS………………… Transmitting step of case (iv)-1 for IWS…………………… Transmitting step of case (iv)-2 for IWS…………………… Slot format of PSS……………………………………………… PSS node architecture………………………………………… Transmitting step of case (i)-1 for PSS…………………… Transmitting step of case (i)-2 for PSS…………………… Transmitting step of case (i)-3 for PSS…………………… Transmitting step of case (ii)-1 for PSS…………………… Transmitting step of case (ii)-2 for PSS…………………… Transmitting step of case (iii)-1 for PSS…………………… Transmitting step of case (iii)-2 for PSS……………………. v. 6 8 10 11 12 13 13 14 15 18 19 20 21 24 25 26 28 30 33 34 36 37 38 39 39 40 40 41 41 44 45 47 48 49 50 50 51 52.

(8) Figure 25-1 Figure 25-2 Figure 26 Figure 27-1 Figure 27-2 Figure 28-1 Figure 28-2 Figure 29-1 Figure 29-2 Figure 30-1 Figure 30-2 Figure 31-1 Figure 31-2 Figure 32-1 Figure 32-2 Figure 33-1 Figure 33-2 Figure 34-1 Figure 34-2 Figure 35-1 Figure 35-2 Figure 36-1. Transmitting step of case (iv)-1 for PSS…………………… Transmitting step of case (iv)-2 for PSS…………………… Two state bursty traffic model……………………………… Mean access delay vs per sub-node traffic arrival rate of IWS and PSS in fully balanced traffic……………………… Mean access delay vs per node throughput of IWS and PSS in fully balanced traffic………………………………… Mean access delay vs node index in case 1 of unbalanced traffic……………………………………………………………… Mean end-to-end delay vs node index in case 1 of unbalanced traffic……………………………………………… Mean access delay vs node index in case 2 of unbalanced traffic……………………………………………………………… Mean end-to-end delay vs node index in case 2 of unbalanced traffic……………………………………………… Mean access delay vs node index in case 3 of unbalanced traffic……………………………………………………………… Mean end-to-end delay vs node index in case 3 of unbalanced traffic……………………………………………… Mean access delay vs node index in case 4 of unbalanced traffic……………………………………………………………… Mean end-to-end delay vs node index in case 4 of unbalanced traffic……………………………………………… Mean access delay vs node index in case 5 of unbalanced traffic……………………………………………………………… Mean end-to-end delay vs node index in case 5 of unbalanced traffic……………………………………………… Mean access delay vs node index in case 1 of unbalanced traffic……………………………………………………………… Mean end-to-end delay vs node index in case 1 of unbalanced traffic……………………………………………… Mean access delay vs node index in case 2 of unbalanced Traffic……………………………………………………………… Mean end-to-end delay vs node index in case 2 of unbalanced traffic……………………………………………… Mean access delay vs node index in case 3 of unbalanced traffic……………………………………………………………… Mean end-to-end delay vs node index in case 3 of unbalanced traffic……………………………………………… Mean access delay vs node index in case 4 of unbalanced traffic………………………………………………………………. vi. 53 53 56 58 59 61 62 62 63 65 66 66 67 69 69 71 71 72 72 74 74 76.

(9) Figure 36-2. Mean end-to-end delay vs node index in case 4 of unbalanced traffic………………………………………………. vii. 76.

(10) 表 Table 1 Table 2 Table 3. 目. 錄. Network parameters used in simulation…………………… Unbalanced load traffic cases of IWS……………………… Unbalanced load traffic cases of PSS………………………. viii. 55 60 70.

(11) Chapter 1 Introduction 近年來隨著網際網路的快速發展,隨之而來的各種整合語音、影像以 及數據的各種多媒體運用如 HDTV、VoIP 等使得寬頻網路在頻寬上的要 求與日俱增。且這些即時性的多媒體運用必須提供有效率且不間斷的服務 品質,故光纖通訊網路技術的發展已經成為解決頻寬不足的最佳選擇以及 必經的途徑,而其中 WDM(Wavelength Division Multiplexing)[11] optical network 因為採用多波長分工的方式在頻寬上帶來巨大的效益,所以成為 近年來研究和發展的重點。然而不管在何種網路架構下,fairness 問題的 解決一直是一個很重要的議題,故在這次我們的研究主題中,將提出一個 適合運用於都會型單向環狀光纖網路 (Metro Unidirectional WDM Ring Network based on optical packet switching)上的 MAC protocol 以期能解決在 fairness 上所產生的問題。 在我們所研究的都會型環狀光纖網路中,骨幹網路中是以單一光纖網 路 來 連 結 各 個 node , 故 彼 此 之 間 訊 號 的 傳 遞 方 式 是 單 向 的 (unidirectional),而每個 node 底下再透過光纖連結數個 sub-nodes。在此架 構下每個節點所採用的架構可有兩種方式,分別為 Individual Wavelength Switching (IWS) [5]以及 Photonic Slot Routing (PSR) [5, 6, 7, 8, 9 and 10]。 IWS 因為在每個 node 需經 de-multiplexer 將每個波長分別做交換處理完後. 1.

(12) 再經 multiplexer 傳送出去,故需要一些 cost 較高的 wavelength sensitive 元件來達成,不過同時因其可以達到 Spatial Reuse 的目的故在頻寬使用上 的效率也較好; 而 PSR 則是將所有波長視為一個 Photonic Slot,故在每個 node 僅需針對該 Photonic Slot 作交換即可,而這僅需使用較低成本的 wavelength insensitive 元件即可達成; 不過 PSR 因為有 slot destination 的 constrain 進而容易造成其在頻寬使用上的效率不高,故我們針對 PSR 修改 提出 Photonic Slot Switching (PSS)的方法將 destination 的限制移除。IWS 和 PSS 在頻寬效益和 cost 上各有其優缺點; 因此我們將分別針對此兩種架 構提出合適的 access protocol 以期能解決關於 Fairness 上的問題。 在環形光纖網路上我們所考慮到關於 Fairness 的問題是若是網路上有 些 malicious node 流量突然的遽增,勢必會造成位於其下游的節點因為得 不到 access opportunity 而產生 starvation 的現象,造成其在封包傳遞上的 延遲加劇。在此我們將採用 insertion ring 的概念並參考運用於 twin bus 上 的 ACCI ( Adaptive Cycle Cell Insertion ) access protocol [1] 以 及 RPR(Resilient Packet Ring, IEEE 802.17) [2, 3, 4]架構上關於解決 Fairness 的做法,提出一個適合於 all-optical ring network 架構上配合使用的 MAC protocol,此 protocol 具有在 load 低時符合 random access 的原則而不影響 到 utilization 的特點,且在 load 高時亦能加以控制以達成動態頻寬分配的 功能。我們將在接下來的章節介紹此 protocol 在 IWS 以及 PSS 上詳細的. 2.

(13) access procedure,並且最後以模擬的結果驗證在前述 Fairness 問題上的改 善。 這篇論文之後的章節編排將如下,首先第二章我們將介紹 ACCI access protocol 以及 RPR fairness algorithm 的詳細作法以及 IWS 和 PSS 的 架構,第三章我們將介紹我們所提出的 protocol 運用在 IWS 以及 PSS 的 詳細流程,第四章則是模擬環境的介紹以及模擬結果的分析比較。. 3.

(14) Chapter 2 Background 2.1 The ACCI access protocol 2.1-1 Introduction of ACCI protocol 在這節裡面我們將介紹[1]這篇 paper 裡面針對 twin bus 光纖網路所提 出的 access protocol,名為 ACCI (Adaptive Cycle Cell Insertion) protocol。 此 protocol 為一種採用全分散式控制機制的 access protocol,且具有 high fairness degree 以及 high throughput 的特點。而 twin bus topology 主要由兩 條單一方向的 bus 所構成,在此我們分別稱其為 high 以及 low buses,且 信號在其上分別以不同的方向傳遞,而所有的 Network Stations (NS)可藉 由任一 bus 將 cell 往其 destination 傳送。 在此 ACCI protocol 有兩個主要的目標: (i) 在頻寬分配上達到高 fairness 的程度; (ii) 在 twin bus 這個拓樸的限制下盡可能的達到高 throughput; 而在此我們主要關心的是 ACCI protocol 在解決 fairness 問題 所採用的方針。因為在 twin bus 這個架構下,它所產生關於 fairness 的問 題在於若是 NS 位於越靠近 bus 頭端的位置,則其所獲得的 access opportunities 將會越多,也就是它以頻寬獲得的觀點來看是位於一個較有 利的位置; 因此若是沒有採用一個合適的 access protocol,那些位於有利位 置的 NSs 將會壟斷所有的頻寬。. 4.

(15) 故在此 ACCI 針對此個問題所提出的方法是於整個網路中採取分散 式 buffer 的 架 構 , 配 合 adaptive access cycles 去 公 平 地 分 配 access opportunities 且 最 後 再 加 上 overload control 的 機 制 以 避 免 buffer 的 overflows。. 2.1-2 Basic concepts of ACCI protocol 在 ACCI protocol 我們所採用 access 的原則主要是若 bus 沒有偵測到 任何 activity 時則以 random access 的方式 access; 反之,若 bus 於 busy 時 則採用 controlled access 的方式,即利用我們前面所提到的 access cycles。 每個 access cycles 將會確保每個 NS 一定有一次 access 的機會,且 access cycles 長度的增減則是全分散式的方式,即每個 access cycle 的長度 是可變的,將視其所經過 NSs 的 traffic 流量大小而定,且為了達成此功能 我們必須在每個 NS-bus interface 加入 Forwarding Buffer (F-Buff); 接下來 我們將利用一個 twin bus 且具有 N 個 network stations 的架構來說明。 (Figure 1) 在此架構下我們假設所有的 cell 均具有相同的長度,且若是 NS 有 traffic 需要傳送時我們稱其為 active 且採用 1-limited service discipline。故 我們知道位於 bus 最上游時,access cycle 只由一個 cell 所組成而該 cell 可 為 empty 或 busy; 而該 access cycle 的長度會隨著經過整個網路而有所變. 5.

(16) 動,例如網路只有一個 NS 為 active 時,則該 access cycle 長度將維持不變, 但是若有超過一個以上的 NS 為 active 時,則該 access cycle 的長度將會有 所增加。. Fig 1: Twin bus topology. 且每個 NS 可以藉由 incoming empty cells 將其 data 作 insertion,故我 們可以將此 insertion 分為兩類: (i) 增加該 access cycle 的長度 (ii)創造一個 新的 access cycle; 故我們可以得知在此架構下一個 access cycle 的最大長 度為 N-1 個 cells 且將會發生在網路的最下游,且一個 access cycle 長度的 增加是利用存放 incoming cells 於 F-Buff 中,且當 insertion 結束後存放於 F-Buff 內的 cells 即可 forward; 除此之外,根據我們所採用 cell removal 機 制的不同,一個 access cycle 的長度亦可以減少。 因此我們可以得知當在 load 低時,因為網路上具有很多 empty cells, 故 access cycles 的長度均不會太長,所以 NS 一旦有 data 需傳送時可以馬. 6.

(17) 上 access,類似 random acess 的行為; 反之,當 load 高時,因為 access cycles 的長度亦隨之增長,此時 access 的行為則像是一個週期性 polling 的機制, 即在每個 access cycle 內每個 NS 均有一次 access 的機會。 除此之外,若是 incoming cell 不為 empty 則 insertion 的動作將會使得 F-Buff 內存放的 cells 增加; 反之,除非收到 empty cell 且沒有 insertion 的 執行,F-Buff 內存放的 cells 才可被傳送出去。故我們需要一個 overload control 的機制來避免 F-Buff 的 overflow 導致 cells 的遺失。在此我們所採 用的方法是基於 request of empty cells 的原則,亦即若有一個 NS 發現它的 F-Buff 內 cells 數目超過某個 threshold 值時,則該 NS 會透過另一條 bus 向其上游的 NS 發出 request,而收到該 request 的 NS 則需送出 empty cell 以滿足下游 NS 的需求。且此發送出去的 empty cell 不但可使下游 NS 降 低其 F-Buff 佔滿的程度,同時對於那些造成網路壅塞的 NS 亦有抑制其流 量的功能。. 2.1-3 Cell format of ACCI protocol 我們可將整個 channel capacity 視為一連串固定長度的 cells 所組成, 而每個 cell 所延續的時間我們稱其為一個 time-slot,故在介紹 ACCI protocol 詳細的 access procedure 之前,我們須先簡介 cell 的 format。ACCI cell 的 format 如 Figure. 2 所示,每個 cell 是由一個 Information Field (IF). 7.

(18) 以及一個 Control Word (CW)所組成,且 CW 具 4 個 bits,其中一個 bit 備 用,接下來我們將會介紹 b1,b2 以及 b3 的用途。. Fig. 2: Cell format of ACCI protocol. 首先 b1 為 Busy (BSY),若其為 0 表示該 cell 為 empty; 反之,若有 NS 要將 data 填入該 empty cell 時則需將 b1 改為 1。而 b2 在此所表示的意 義是 Access Cycle Beginning (ACB),當 b2 為 1 時表示該 cell 為一個 access cycle 的第一個 cell,且若為 0 時則表示該 cell 位於 access cycle 之內。b2 這個 bit 在 ACCI protocol 內扮演一個很重要的角色,因為若當一個 active NS 收到一個具 b2 為 1 之 cell 時,則此時 NS 可將其 data insert 上去形成 一個新的 cell 且該 cell 之 b2 為 1,同時亦把 incoming cell 儲存在 F-Buff 內且必須將其 b2 修改為 0,這就是我們之前所提到當 heavy load 時所採用 的 controlled access 方法。最後,b3 (Empty Cell Request)的用途則是用於 overload control,即當某個 NS 發現其 F-Buff 已經超過某個 threshold 時,. 8.

(19) 則該 NS 會在另一方向的 bus 發送一個具 b3 為 1 之 cell,亦即向上游的 NS 發出 empty cell 的請求; 而上游的 NS 一旦收到該 cell 後,需將 b3 reset 且依照請求送出一個 empty cell 以避免下游 NS 的 overflow。. 2.1-4. Access procedure of ACCI protocol. 在介紹 ACCI protocol 詳細的 access procedure 之前,我們先對 NS-bus interface 的架構作個簡介。(Figure. 3) 首先 Receiving Unit (RU)會將 incoming cell 的 CWs 和 IFs 分開,其中 CWs 會交由 Protocol Handler Unit (PHU)去呼叫 Control Unit (CU)處理所需 要進行的 access 動作以及針對 CWs 作必要的修改。且在此除了之前所提 到的 F-Buff 用來儲存 incoming cells 之外,Transmitting Buffer (T-Buff)則是 用來暫存 NSs 自己所產生的 traffic,且這兩個 buffer 如何根據 access protocol 去進行適當的控制都由 CU 所負責,詳細的 access procedure 將於 之後作討論,且最後 Transmitting Unit (TU)則負責把處理完的 cells 傳送出 去。. 9.

(20) Fig. 3: NS-bus interface of ACCI protocol. 接下來我們將針對 ACCI protocol 的 access procedure 作探討,且我們 將分為以下的 case 作討論: (i) 當收到 Empty Cell Request 時,則將此視為最高優先權,不管 T-Buff 內有無 data 需傳送且無論 incoming cell 或是儲存於 F-Buff 內的 cell 為何, 均必須發送出去一個 empty cell 以避免下游 NSs overflow 導致 cells 的遺 失,且若 incoming cell 不為 empty 均先儲存於 F-Buff 內。(Figure 4.1). 10.

(21) Fig. 4-1: Transmitting step of case (i). 以下 case (ii)-(v)將討論若 channel 為 busy(incoming cell 不為 empty)或 F-Buff 內有 cells 等待傳送且假設 T-Buff 內均有 data 須傳送,且均無收到 Empty Cell Request,T-Buff 內 data 如何 access 之 rule: (ii)若 F-Buff 內有 cells 在等待傳送時,且 F-Buff 內的第一個 cell 其 ACB bit 為 1 時 (表示為 access cycle beginning),則位於 T-Buff 內的 data 可以 insertion 的方式作傳送 (產生一個具 ACB 為 1 之新的 cell),且同時需將原 先 F-Buff 第一個之 cell 之 ACB bit 改為 0,且若 incoming cell 不為 empty 均先儲存於 F-Buff 內。(Figure 4.2). 11.

(22) Fig. 4-2: Transmitting step of case (ii). (iii)若 F-Buff 內有 cells 在等待傳送,但 F-Buff 內的第一個 cell 其 ACB bit 為 0,則位於 T-Buff 內的 data 不可 insertion,故 F-Buff 內的 cell 須 forwarding,且若 incoming cell 不為 empty 均先儲存於 F-Buff 內。(Figure 4.3) (iv)若 F-Buff 內沒有 cells 等待傳送,且 incoming cell 不為 empty 且 ACB bit 為 1,則 T-Buff 內之 data 可 insertion,且需把 incoming cell 之 ACB 改為 0 並儲存於 F-Buff 內。(Figure 4.4). 12.

(23) Fig. 4-3: Transmitting step of case (iii). Fig. 4-4: Transmitting step of case (iv). (v)若 F-Buff 內沒有 cells 等待傳送,incoming cells 不為 empty 但 ASB bit 為 0,則 T-Buff 內之 data 不可作 insertion,故僅需將 incoming cell. 13.

(24) forwarding。(Figure 4.5). Fig. 4-5: Transmitting step of case (v). (vi)若 T-Buff 無 data 需傳送且無 Empty Cell Request,則僅需視 incoming cell 及 F-Buff 內的狀況將 cell 作適當的 Forwarding 即可; 反之, 若 T-Buff 內有 data 需傳送且無 Empty Cell Request,incoming cell 為 empty (channel 為 IDLE)且 F-Buff 亦無 cells 等待傳送,則 T-Buff 內之 data 可 insertion 形成一個新的 cell 且 ACB bit 為 1。(Figure 4.6). 14.

(25) Fig. 4-6: Transmitting step of case (vi). 2.1-5. Overload control of ACCI protocol. ACCI protocol 的 overload control 主要決定於每個 NS 其 F-Buff 內儲 存的 cells 是否有超過某個 threshold 值,若是大於或等於該 threshold 值, 我們稱該 NS-bus interface 此時在 Alarm Mode,反之,則稱其為 Normal Mode。 當一個 NS 處於 Alarm Mode 時,則其必須不停的於相反方向的 bus 上往其上游的 NSs 送出 ECR (Empty Cell Request)直到其 F-Buff 內的 cells 數目小於該 threshold 值,且當恢復成 Normal Mode 時,送出 ECR 的動作. 15.

(26) 必須立即停止。 故如何決定該 threshold 值是我們所需關心的,在此我們假設某個 NS 與其上游最靠近之 NS 的 round trip delay 為 P 個 time-slots,且 F-Buff 之 Size 為 S 個 cells; 故若一個處於 Alarm Mode 的 NS,其發送出去 ECR 直 到它真正收到 empty cell 的時間剛好會是 P 個 time-slots,所以我們可以很 容易瞭解到該 threshold 值一定需小於等於 S-P,如此才可避免 overflows 發生而導致 Cells 的遺失。. 在此我們所介紹的 ACCI protocol 主要是針對 twin bus 架構所提出, 且它在 F-Buff 上是以電的媒介作儲存; 而我們這篇論文將針對此 protocol 的想法去作修改,使其能運用在都會型單一方向環狀網路且達成全光 (all-optical)的目的,亦即 F-Buff 在此使用電的 buffer 而之後我們所提出的 protocol 將用光的 Buffer 來替代,且最後我們亦會以 simulation 的結果來 驗證,這將會於之後的章節有詳細的說明。. 16.

(27) 2.2. The RPR Fairness Algorithm Resilient Packet Ring (RPR, IEEE 802.17)[2, 3, 4]是一個由 IEEE. 802.17 RPR 工作小組所制定的 ring-based network protocol。RPR 是一種雙 向環狀光纖網路,故就算其中一條 link failure,frame 仍可由另一條 link 抵達其 destination,這也是為何我們稱其為 Resilient 的原因; 且 RPR 具有 Spatial Reuse[2]的特性,也就是若 station 收到一個 destination 為自己的 frame 時,則該 station 會將 frame 移除而不是只複製該 frame 的內容,故 多出來的頻寬可以讓其他 stations 繼續利用,因此不同的資料可以同時在 網路上的不同區域傳送,且傳送封包時會決定不同服務等級封包的傳送順 序。 RPR 將 traffic 分成三種等級,首先 class A 須具有 low-latency 以及 low-jitter,class B 則須具可預料的 latency 以及 jitter 而 class C 則採 best effort 的方式傳送,故對其的 latency 以及 jitter 並無任何保證。而其中 class A 的 traffic 還可分為 A0 以及 A1,class B 則可分為 B-CIR (committed information rate)及 B-EIR (excess information rate),最後 class C 以及 B-EIR 則為 fairness eligible (FE),這些 FE traffic 將由我們之後所介紹的 fairness algorithm 所控制; 且其中針對 A0, A1 以及 B-CIR 所需的頻寬必須預先分 配,且我們稱保留給 A0 的頻寬為 reserved (即該頻寬即使未被使用亦不可 給其他 class 的 traffic 使用)而保留給 A1 以及 B-CIR 的頻寬則為 reclaimable. 17.

(28) (若該頻寬未被使用可用來傳送 FE 的 traffic)。 根據以上 traffic priority 的介紹,我們可以將每個 RPR station 以一個 dual-transit-queue station 架構表示[2]。(Figure 5). Fig. 5:. Architecture of RPR station. 其中 PTQ (primary transit queue)用來存放 high-priority transit frames (class A)而 STQ (secondary transit queue)則存放 class B 以及 C 的 frames。 且由 PTQ 出去的 traffic 須具有最高的 priority 以確保 class A 的 traffic 在 delay 上的需求,而其餘 queue 的 priority 如圖小圓圈裡面的數字所示。 接下來我們將針對 RPR 在處理 fairness 問題上所提出的演算法作介紹; RPR Fairness Algorithm 主要針對 buffer insertion ring 的概念去作修改,在 buffer insertion ring 裡每個 station 會具有一個 buffer 來當作 transit queue, 且每個 station access 的方式根據兩個基本的原則,即若 station 有 data 要 傳送時需等到 transit queue 為 empty 時才可傳送且若一個 transiting frame. 18.

(29) 在 station 正在傳送 data 時抵達,則該 transiting frame 需先暫存於 transit queue。(Figure 6). Fig. 6: Concepts of Buffer Insertion Ring. 然而此種架構卻很容易使得位於下游的 stations 因為上游的 traffic 太 多而導致 starvation 的現象產生,故 RPR fairness algorithm 的目的是將那 些 unallocated 以及 unused reclaimable 頻寬作公平的分配,且此頻寬將用 於傳送 FE traffic。 當一個 station 的 transmit link 頻寬用完時,則我們稱該 station 以及該 link 為 congested,且此時 RPR fairness algorithm 將會作用。我們可以很容 易瞭解到 congestion 發生的原因是由於該 station 以及上游最靠近的 stations 所造成的,故在此 RPR fairness algorithm 的作法是由該 congested station. 19.

(30) 往上游傳送 fairness message 以解決其 congestion,如 Figure 7 所示[2]。. Fig. 7: When a station becomes congested: Sends a fairness message upstream. 且該 congested station 需根據目前網路的狀況計算出一個 fair rate,此 fair rate 將透過前述所提到的 fairness message 往上游傳遞給所有造成此 congestion 發生的 stations,而所有收到此 fair rate 的 stations 需根據該 fair rate 去調整其 FE traffic 的流量; 我們稱該 congested station 以及所有收到 該 fairness message 的 stations 構成一個 congestion domain。. 20.

(31) Fig. 8: Congestion domain of RPR fairness algorithm. 如 Figure 8 所示[3],node 0, 1, 2, 3 所送之 traffic 均會經過 node 3 與 4 中間之 link 造成該 link congested,故此時我們稱 node 3 為 congested domain 之 head,且其必須負責計算出目前所需的 fair rate 為何,並且將此 fair rate 往上游傳遞給 congestion domain 裡面的每一個 station 得知; 而造成此 congestion 最上游之 station 我們則稱其為 tail,它則必須把從 head 傳遞過來 的 fairness message 移除。 且 RPR fairness algorithm 針對此 fair rate 的傳遞亦有兩種操作模式,分 別為 conservative mode 以及 aggressive mode[2]; 當操作於 conservative mode 時,congestion domain 裡的 head station 必須等到確定所有 domain 裡的. 21.

(32) stations 都已經將其傳送速率調整為 fair rate 時才可以再根據目前網路的 狀況再傳送出一個新的 fair rate。而若是操作於 aggressive mode 時,該 head station 則會以一個固定的時間發送出一個新的 fair rate,直到確定該 congestion 的現象消失為止。 在此我們所介紹的 RPR fairness algorithm 是應用於雙向環狀光纖網路 上,且在每個 station 裡需要加上一些電的 buffer 來處理 transiting traffic; 如 此一來在 traffic 抵達至 destination 之前在每個 station 都需經過光電的轉換, 如此一來在傳輸速度上就會產生一些瓶頸而受到限制; 此外每個 station 還 必須加上能夠計算出 fair rate 的功能,如此在 cost 上所需的成本又更高了。 因此在下一章我們將會介紹我們所提出來適合於單一環狀光纖網路且全光 的 access protocol,即在我們所提出的 protocol 裡 traffic 由 source 傳遞至 destination 的 過 程 中 並 不 需 要 多 餘 的 光 電 轉 換 進 而 可 以 達 到 全 光 (all-optical)的目的,且在我們所提出的架構裡每個 station 僅需對每個 incoming packet 作一些判斷後作交換即可,而不需由複雜的 fair rate estimate 來達到 fairness 的目的,故在每個 station 的複雜度都可以有大幅度的降低。. 22.

(33) 2.3. Individual Wavelength Switching and Photonic Slot Switching 在我們所研究的環狀光纖網路中,每個 node 的架構依 cost 的考量可. 採用 IWS[5] (Individual Wavelength Switching) node 以及 PSS (Photonic Slot Switching) node 兩者架構。 簡單來說,IWS 將每個 wavelength 視為單獨的個體來處理且每個 wavelength 均由固定長度的 packet 所組成且稱一個 packet 的時間長度為一 個 time-slot,故在每個 node 均需有 de-multiplexing 及 multiplexing 的動作, 且每個 wavelength 需個別去作 switch 且分別處理每個 wavelength 上所載 packet 的 header,如此一來因為需使用到 wavelength-sensitive 的元件來處 理故其在 cost 上的成本會較高; 不過由於 IWS 只要該 wavelength 所載的 packet 確實被接收後便可將該 wavelength 清空再使用,故可達到 Spatial Reuse 的目的進而使得頻寬的使用率較好。如 Figure 9 所示, node 1 使用. λ1 將 packet 傳至 node 4,且 node 2 使用 λ2 傳送 packet 至 node 5; 而當該 slot 抵達 node 3 時,因為 λ1 所載的 packet 已被 node 3 所接收,此時 node 3 便可將該波長清除,故當該 slot 抵達 node 4 時,node 4 便可使用 λ1 傳送 packet 至 node 6; 同理 node 5 和 6 分別收下傳至自己的 packet 且將對應的 波長清除。. 23.

(34) Fig. 9: Spatial Reuse of IWS node. 在我們這邊所考慮的 Photonic Slot Switching (PSS)是根據 Photonic Slot Routing (PSR)[5, 6, 7, 8, 9 and 10]的架構去作修改,因此我們先對 PSR 作一個簡介。PSR 是 time-slotted 但 data 以 Photonic Slot 的方式傳送,每 個 Photonic Slot 具有固定的長度且由所有可用的波長所組成; 且在 Photonic Slot 裡每個波長所載的 packet 之 destination node 均必須相同,故 我們可將每個 Photonic Slot 視為單一且不可分割的個體去處理,而在每個 intermediate node 僅 需 針 對 該 Photonic Slot 去 作 交 換 而 不 需 經 由 de-multiplexing 以及 multiplexing 的動作,且亦不需針對每個 packet 的 header 去作處理,故僅需利用 wavelength-insensitive 的元件即可達成,如 此一來在 cost 上的成本可以有效降低; 然而由於 PSR 在 destination 上的. 24.

(35) constrain,會使得在頻寬上的使用率降低。如 Figure 10 所示,node 1 使用. λ1 將 packet 傳送至 node 5,且因為此 packet 為該 Photonic Slot 所放入的第 一個 packet,故決定此 slot 之 destination node 為 node 5; 而當該 slot 抵達 node 3 時,node 3 欲使用 λ2 將 packet 傳至 node 3,可是因為與該 slot 之 destination node 不同,故該 packet 無法載上該 slot 而造成頻寬的浪費; 當 該 slot 抵達 node 4 時,node 4 所產生之 packet 欲傳送之 node 5,故其可以 使用 λ2 將 packet 載入,最後當該 slot 抵達 node 5 後再由 node 5 作 Slot Erasing 的動作。. Fig. 10: Destination constrain of PSR. 為了提高 PSR 的頻寬使用效率,因此我們在這篇論文所採用的 PSS 是. 25.

(36) 將 destination 的 constrain 拿掉,亦即當有 packet 需要傳送時,只要確定該 wavelength 仍可使用即可將 packet 載入且途中所經過的 intermediate node 只 需利用 slot copying 的功能將該 slot 複製下來再解開自己所需的波長,而當 確定該 slot 所有載入的 packet 均已被接受過後,再由最後一個 node 負責作 slot erasing 的動作。如 Figure 11 所示,node 1 將傳送至 node 4 的 packet 以. λ1 載入,當該 slot 抵達 node 2 時,因為此時已沒有 destination 的 constrain, 故 node 2 可以將其欲傳送至 node 5 的 packet 以 λ2 載入該 slot,而當 slot 抵 達 node 4 時,便可利用 slot copying 的功能將該 slot 複製下來且 node 4 亦可 解出欲傳給自己的 packet,最後當 slot 將 node 2 傳送的 packet 送抵 node 5 時,再由 node 5 將該 slot erase。. Fig. 11: PSS (removal of destination constrain). 26.

(37) 整體而言,因為 IWS 具有完全的 Spatial Reuse 功能,故它在頻寬的使 用率上較 PSS 來的好,但是在硬體上所需的 cost 也較高; 反之,在此我們 所提到的 PSS 即使有些波長所載的 packet 已被接收過了,但是因為我們將 整個 Photonic Slot 在整個傳輸的過程中視為一個不可分割的個體,故該波 長仍需等到整個 slot 被 erase 後多餘的頻寬才可釋放出來,故其在頻寬的使 用率上較低,不過卻可以節省在硬體上的成本; 因此欲採用何種架構將視效 能與成本之間的取捨,而在下一章我們將對此兩種架構分別提出一個合適 的 access protocol 以期能解決在網路 load 不平衡下所產生的 fairness 問題。. 27.

(38) Chapter 3 Proposed Protocol 3.1 Network architecture and format of Photonic Slot 在我們這篇論文中我們所考慮的網路架構為都會型單一環狀光纖網 路,而此一網路上主要由 n 個 node 所構成,node 與 node 間透過骨幹光纖 網路連結形成一個環形的網路,且在此基於都會型網路成本的考量我們所 考慮的是單向網路,亦即 node 與 node 間僅可透過一個固定的方向傳遞封 包,而每個 node 底下可再透過光纖支援 k 個 sub-nodes,如 Figure 12 所示。. Fig. 12: Network architecture. 28.

(39) 此網路架構下因採用 WDM (Wavelength-division multiplexing)的技術, 故 於 骨 幹 網 路 上 共 有 w 個 波 長 可 用 , 且 每 個 sub-node 配 置 有 一 個 fixed-receiver 用來接收特定波長所載之資料,故所有欲送往該 sub-node 之 traffic 就必須使用該特定波長來做傳送。如假設 node 3 底下之 sub-node 1 只能接收 λ1 之波長,則若是 node 2 底下之 sub-node 5 欲傳送 data 過去,則 必須先將 data 透過光纖往上傳至 node 2,再藉由 λ1 往 node 3 傳送,而當該 封包抵達 node 3 時,node 3 再藉由檢查該封包之 header 判斷其是要送至底 下之 sub-node 1 進而將 λ1 解開而往下傳送給 sub-node 1。 且在此為了之後模擬驗證的方便,我們假設環狀網路中可使用的波長 數目與每個 node 底下 sub-node 的數目相同,且於每個 node 中針對不同的 波長均配置有電的 buffer 以儲存底下 sub-node 所傳上來的 traffic,如該 data 欲使用 λ1 傳送,則會先儲存於 λ1 所對應的 buffer 內再透過 transmitter 將該 data 以 λ1 的波長傳送於骨幹網路上。 而在[9]這篇 paper 裡有對一個 Photonic Slot 的 format 作簡介,如 Figure 13 所示。我們可稱 WDM channels 是由一個個 Photonic Slots 所構成的,每 個 wavelength 代表一個 channel 而 Photonic Slot 中每個 wavelength 可以載一 個 packet。且 Photonic Slot 中的 slot header 會額外用一個波長去承載,而該 header 會記載一些 information 如哪些波長仍可使用且若是在 PSS 系統中仍 可記載該 slot 的 destination; 另外在每個 packet 裡面又有屬於該 packet 的. 29.

(40) sub-header 用來記載屬於該 packet 的 information。最後為了避免 Photonic Slot 可能產生的 dilation 現象,於每個 slot 後面會加上一段 padding。. Fig. 13: Format of Photonic Slot. 30.

(41) 3.2 Proposed protocol for IWS 3.2-1. Basic concepts. 在此我們提出這個 protocol 的目的是希望能解決當網路 load 不平衡 時,可能會造成某些 node 因為拿不到 access opportunities 所衍生的 fairness 問題。因此針對這個成因我們有了 insertion credit 的想法,亦即我們希望 當某個 node 因為其上游 node 不正常過量的 traffic 而導致該 node 產生 starvation 現象時,仍可以透過 insertion credit 這個機制獲得 access 的機會。 且因為此篇論文我們所欲應用的網路架構是 all-optical 的以達到高速 網路的目的,故不同於之前 ACCI protocol 使用 F-Buff 來暫存 incoming cell,我們將使用 optical delay line[12]的元件去達到 optical buffer 的目的, 且其特性也和電的 buffer 不同,故我們也須針對此特性發展出一個合適的 演算法。 而在 IWS 系統中,因為在每個 node 會經由 de-multiplexing 的動作將 每個波長分別解開處理後最後再 multiplexing 傳送出去。故在此我們所提 出的想法是於每個波長上的 packet 引入之前 ACCI protocol 所提出的 access cycle 概念,讓每個波長上均有 access cycles 來控制 node access 的行 為,即每個 access cycle 均有一次 access opportunity; 當 channel 為 idle 時 node 傳送 packet 可 random access,而若 channel 為 busy 時則其可以藉由 判斷目前 incoming packet 是否為 access cycle 之 head 來作 packet insertion. 31.

(42) 的動作並且將 incoming packet 暫存於 optical buffer 內。 值得注意的是與 ACCI protocol 不同的是此處我們運用 optical buffer 來扮演 forwarding buffer 的角色因此 packet 進入 optical buffer 內一段時間 後就一定必須離開,故我們一律以 incoming packet 而不以 optical buffer 內即將輸出的 packet 來判斷是否可作 packet insertion; 且此時新產生的 packet 因為需要考慮到 optical buffer 只是運用一些 delay 的技巧而無法達 到永久儲存的目的,亦即 optical buffer 亦可能有 packet 輸出而參與 outgoing packet 的競爭,故為了避免 packet 的 loss,一旦 optical buffer 內有 packet 需要傳送時我們一律讓該 packet 具有最高優先權傳送; 而新產生的 packet 連同 incoming packet 則放入 optical buffer 內。 最後關於在 overload control 的部分,因為在此我們討論的是單一方向 的環狀網路,故我們並無法如 ACCI protocol 般可以藉由往上游發送出 Empty Cell Request 來避免其 F-Buff 的 overflow; 所以我們在此的作法是若 當 optical buffer 內仍載有 packet 等待輸出且此時收到 incoming packet 為 empty 時,則為了降低 optical buffer 的負載,我們將不對該 empty packet 作 random access 的動作; 如此一來當一個 time-slot 時間經過後,optical buffer 將可以輸出一個 packet 進而降低其 buffer 滿載的程度。 而若當 incoming packet 為 cycle head 而需要執行 packet insertion 的動 作時,此時若 optical buffer 內亦無足夠的空間存放 incoming packet 以及. 32.

(43) insertion packet,則我們就不執行該 packet insertion 的動作以避免 packet 的 loss,詳細的流程我們將於之後作說明。. 3.2-2. Node architecture and removal mechanism. 在此我們的想法是在每個 packet 所處波長的 sub-header 內加上一個 cycle head 的判斷機制,如 Figure 14 所示。. Fig. 14: Packet format of IWS. 其中 Busy (BSY) bit 代表此波長是否被使用,當 BSY=0 表示 packet 為 empty,反之若有 packet 載入該波長則 BSY 為 1; 而若 Cycle Head (CH) 為 1 時,表示該 packet 為該 access cycle 之 head,故當此 packet 經過某個 active node 時,則該 node 可以藉此將其 packet insert 上來,而此 insert 之 packet 取代 incoming packet 成為該 access cycle 之 head,亦即每個新產生 之 packet 其 CH 均為 1; 而此時被 insert 之 packet 需將其 CH 改為 0 表示 其位於此 access cycle 之內。 為了實現我們之前所提到的 access cycle 概念且應用於 all-optical 的環 境中,故在每個 IWS node 中我們必須加入 optical delay line 來扮演之前於 ACCI protocol 內 F-Buff 的角色,且利用 Packet Buffer (electronic)來儲存. 33.

(44) sub-nodes 傳上來且欲以該波長傳送之 packet。(Figure 15). Fig. 15: IWS node architecture. 如圖所示,當一個波長上所載之 packet 抵達 node 時,可以藉由檢查其 header 來判斷該 packet 是否需存入 optical delay line 內; 值得注意的是,當 packet 一旦進入 optical delay line 後經過一定 delay 的時間後它會被輸出, 為了避免 packet 的 loss 我們必須讓該 packet 成為 outgoing packet,而此時 若是 incoming packet 恰為 cycle head,則我們需將 incoming packet 及由 Packet Buffer 新產生之 packet 放入 optical delay line 內。 至於在 packet removal 的機制方面,因為在此我們於每個 IWS node 均 會將所有的波長解開再針對個別波長去作處理,因此當該波長所載的 packet 已確實被接受下來後,則我們可以將該 packet 清空使接下來的 node 可以使. 34.

(45) 用該波長,詳細的步驟我們已於 2.3 節的 Figure 9 說明。. 3.2-3. Access procedure of proposed protocol for IWS. 之前我們已提到此處我們所提出的 protocol 是將每個波長上所載的 packet 應用 ACCI protocol 裡關於 access cycle 的概念,且因應 optical delay line 的特性,故每個 node 其 access 的行為將完全由 incoming packet 所決定, 不同於之前 ACCI protocol 以 F-Buff 內儲存的第一個 cell 所決定,除非 F-Buff 內無儲存 cell 時才由 incoming cell 決定。 為了說明的方便,我們一樣將 access 的行為分為以下的 case 作討論,且 以下 case (i) – (iii)我們均先假設 Packet Buffer 內有 data 等待傳送: (i)當 incoming packet 不為 empty 且為 cycle head 時並且假設 optical buffer 內仍有足夠的空間執行 packet 的 insertion,則此時 node 新產生的 packet 可 藉由 insertion 放入網路上,而將 incoming packet 放入 optical delay line 內暫 存; 但這邊值得注意的是,同時間 optical delay line 內亦有可能有 packet 輸 出,故為了避免 collision 的發生,我們必須讓該 packet 成為 outgoing packet。 而此時由 Packet Buffer 新產生的 packet 連同 incoming packet 均放入 optical delay line 內並將 incoming packet 之 CH bit 改為 0。 在此我們尚須注意此處此兩個 packet 放入 optical delay line 需以避免他 們從 optical delay line 輸出時發生 collision 為最大原則,故我們在此採用的. 35.

(46) 方法是將此兩個 packet 分別放入不同 delay 時間長度的 delay line 內,如此 則可以保證 optical delay line 的輸出永遠不會有 packet collision 的情形,如 Figure 16-1 所示。. Fig. 16-1: Transmitting step of case (i) for IWS. 反之,若 optical delay line 沒有 packet 輸出時即表示此刻 optical buffer 內為 empty,則此時我們可讓新產生的 packet 直接輸出成為 outgoing packet,且 incoming packet 暫存入 optical buffer 內所需 delay 最少之 delay line 並將其 CH bit 改為 0。(Figure 16-2). 36.

(47) Fig. 16-2: Transmitting step of case (i)-2 for IWS. 前述我們所討論的均假設當 incoming packet 為 cycle head 時,optical buffer 仍有足夠的空間來暫存 incoming packet 以及 new inserted packet; 反 之,由於 optical delay line 的特性此時 optical buffer 內可能只有一個空間可 以暫存 packet,故此時我們必須限制 new generated packet 的 insertion,以避 免 optical buffer 的 overflow 導致 packet loss。故此時我們僅需將 incoming packet 放到 optical buffer 內而讓 optical buffer 輸出的 packet 成為 outgoing packet 即可(Figure 16-3). 37.

(48) Fig. 16-3: Transmitting step of case (i)-3 for IWS. (ii)若 incoming packet 不為 empty 且不為 cycle head 時,則此時存於 Packet Buffer 內之 data 不可作 insertion; 而若 optical buffer 有 packet 輸出 時,則需讓該 packet 成為 outgoing packet 且將 incoming packet 放入 optical buffer 內適當的位置 (Figure 17-1)。反之,若此時 optical buffer 並無 packet 輸出時,即表示此刻 optical buffer 內並無 packet 暫存,故我們僅需將該 incoming packet 放入 optical buffer 內所需 delay 最少之 optical delay line (Figure 17-2)。. 38.

(49) Fig. 17-1: Transmitting step of case (ii)-1 for IWS. Fig. 17-2: Transmitting step of case (ii)-2 for IWS. (iii)若 incoming packet 為 empty 時,則我們為了降低 optical buffer 佔滿 的程度且避免 optical buffer 的 overflow,故當 optical buffer 內有 packet 等待 輸出時,則存於 Packet Buffer 內的 data 將不能輸出 (Figure 18-1); 反之,若. 39.

(50) 此刻 optical buffer 內無 packet 暫存時,則我們可以讓 new generated packet 成為 outgoing packet 輸出 (Figure 18-2)。. Fig. 18-1: Transmitting step of case (iii)-1 for IWS. Fig. 18-2: Transmitting step of case (iii)-2 for IWS. (iv)以上我們均假設 Packet Buffer 內有 data 等待傳送,而若 Packet Buffer. 40.

(51) 內並無 data 需要傳送時且 incoming packet 亦不為 empty 時,則此時我們僅 需視目前 Optical Buffer 是否有 packet 等待輸出將 incoming packet 作適當的 forwarding 即可 (Figure 19-1,19-2)。. Fig. 19-1: Transmitting step of case (iv)-1 for IWS. Fig. 19-2: Transmitting step of case (iv)-2 for IWS. 41.

(52) 3.3 Proposed protocol for PSS 3.3-1. Basic concepts. 不同於 IWS node 需將每個 photonic slot 經 de-multiplexer 將所有波長 解開處理,最後再藉由 multiplexer 傳送出去; 在 PSS 系統裡,node 只要 針對每個 photonic slot 去作交換以及處理,故在此我們所引入的 access cycle 概念將針對每個 photonic slot 而言,亦即每個 photonic slot 可為 access cycle head 或位於該 access cycle 之內。 如同之前於 IWS 所提到的作法,此 access cycle 將允許當 node 因為 channel 為 busy 時而無法傳送 data 時,在每個 access cycle 內可以藉由 insertion 而得到 access 的機會。不過值得注意的是,因為在此我們是以整個 photonic slot 視為一個不可分割的個體來處理,亦即 incoming photonic slot 上可能有些波長已被使用,而有些波長尚未被使用過。故當 node 若欲傳送 的 packet 是使用尚未載有 packet 的波長時,我們僅需使用 coupler 將 packet 載入該波長且不需藉由 cycle head 的想法來作 insertion; 反之,當一個 photonic slot 抵達時,node 發現該 slot 裡欲使用的波長已載有 packet 的話, 則我們可以利用判斷該 slot 是否為 cycle head 來產生一個新的 photonic slot 來承載欲傳送之 packet 並作 slot 的 insertion。 因此不同於之前 IWS 所提到的當 node 產生的 packet 無法 access 上去 時,僅需判斷該 incoming packet 是否為 access cycle head,便可藉由 packet. 42.

(53) insertion 將所產生的 packet 放入網路。在 PSS 裡 node 將先把 packet 載入 incoming slot 裡尚未使用過的波長,之後如果仍有 packet 無法傳送上去,則 我們判斷該 incoming slot 是否為 cycle head; 若為 cycle head 的話則可以產 生一個新的 photonic slot 並且用於承載那些無法 access 上去的 packet。 而如同之前 IWS 的作法,我們亦使用 optical delay line 做為 optical buffer 來扮演 F-Buff 的角色; 而 incoming slot 以及 new generated slot 將視 optical buffer 的狀況來作適當的 forwarding,亦即一旦 optical buffer 內有 photonic slot 要輸出時,我們一律讓該 slot 成為 outgoing slot 以避免 packet 的 loss; 同 時 incoming slot 以及 new generated slot 則放入 optical buffer 內暫存。 最後關於 overload control 的部份,我們的作法跟之前針對 IWS 提出的方法很類似,即當一個 empty 的 incoming slot 抵達 node 時,若此刻 optical buffer 內有 photonic slot 暫存的話,則為了降低 optical buffer 的 load, 我們將禁止 node 產生新的 photonic slot 來承載 packet; 且若 incoming slot 為 cycle head 時,此刻若有需要產生新的 slot 來承載無法傳送之 packet 時, 我們亦需在 optical buffer 仍有足夠的空間來存放 incoming slot 以及 new generated slot 之前提下,才可執行 new slot 的 insertion,詳細 access 的流程 我們亦於之後作說明。. 43.

(54) 3.3-2. Node architecture and removal mechanism. 因為在此我們是針對每個 photonic slot 加入 access cycle 的概念,故我 們將在每個 photonic slot 的 header 裡加入一個是否為 cycle head 的判斷機制 [9] (Figure 20)。. Fig. 20: Slot format of PSS. 如圖所示 Bust (BSY) bit 用來判斷該 photonic slot 是否為 empty,當 BSY 為 0 時表示該 slot 為 empty,亦即其上所有波長均沒有承載任何 packet; 而 Cycle Head (CH) bit 則用來判斷該 slot 是否為 access cycle 的 cycle head,以 作為是否產生新的 photonic slot 來作 insertion 的依據,若該 slot 之 CH bit 為 1 時則允許 node 將未能傳送之 packet 以產生新的 photonic slot 來承載, 且我們亦需注意所有新產生的 photonic slot 其 CH bit 均為 1,用來取代 incoming slot 其 cycle head 的地位或是形成一個新的 access cycle。 而我們針對 PSS 所提出的 node architecture 則如 Figure 21 所示。. 44.

(55) Fig. 21: PSS node architecture. 當一個 incoming slot 抵達該 node 時,首先先藉由 splitter 解開其 header 獲得該 slot 相關的資訊,且因為該 incoming slot 可能載有傳送至該 node 的 packet 所以藉由 slot copying 擷取欲傳送給自己的 packet,且若是確定該 slot 上所載的 packet 均已被接受過後,則同時將該 incoming slot 作 erase 的動作。 接下來再由 header 得知的資訊判斷仍有哪些波長可用以及該 slot 是否為 cycle head,若為 cycle head 則 node 無法 access 上去之 packet 亦可產生新的 photonic slot 來承載,最後並利用 optical delay line 來暫存無法立即輸出的 photonic slot。 而至於 slot removal 的機制,我們已於 2.3 節討論過因此在此就不多作 贅述,詳細步驟可參閱 Figure 11。. 45.

(56) 3.3-3. Access procedure of proposed protocol for PSS. 在這節裡面我們將針對每個 PSS node 的 access procedure 作探討,且如 同之前 IWS 所提到的,為了因應 optical delay line 無法永久儲存 photonic slot 的特性,因此我們將以 incoming slot 是否為 cycle head 來作為當 node 有 packet 無法傳送時是否執行 slot insertion 的依據。 同樣我們將 access procedure 分為以下幾個 case 作探討,其中在 case (i)-(iii)我們假設於 Packet Buffer 內均有 packet 等待傳送,且在此我們均假設 optical buffer 內均有 photonic slot 等待輸出: (i)當 incoming slot 不為 empty 且為 cycle head 時,則當 node 先將 packet 載入 incoming slot 內仍未被使用的波長後,若 node 仍有未被傳送的 packet 且此時我們可產生一個新的 photonic slot 來承載無法傳送之 packet,且此 slot 之 CH bit 為 1,同時該 incoming slot 之 CH bit 亦需改為 0,故我們將以 slot 不會發生 collision 為原則將 incoming slot 以及 new generated slot 放入 optical buffer 內適當的位置,且讓 optical buffer 內輸出之 photonic slot 成為 outgoing slot(Figure 22-1)。而若是 optical buffer 內並無 slot 暫存時,則我們會讓 new generated slot 成為 outgoing slot 而將 incoming slot 暫存於 optical buffer 內。. 46.

(57) Fig. 22-1: Transmitting step of case (i)-1 for PSS. 反之,若 incoming slot 未被使用之波長就足以承載所有 node 欲傳送之 packet,則我們僅需將 packet 載入該 incoming slot 且放入 optical delay line 適當之位置,而無須修改其 CH bit (因為此時我們並無須產生新的 slot 來承 載未能 access 之 packet),且讓 optical delay line 輸出之 slot 成為 outgoing slot (Figure 22-2)。同理,若 optical buffer 內並無 slot 暫存則該 incoming slot 可 直接 forwarding 成為 outgoing slot。. 47.

(58) Fig. 22-2: Transmitting step of case (i)-2 for PSS. 最後,若 node 已將欲傳送之 packet 載入 incoming slot 內可用之波長而 仍有 packet 因該波長原先已載有 packet 而無法傳送時,而此時 optical buffer 內只剩一個位置可存放 slot,則此時為了避免 optical buffer 的 overflow,故 即使該 incoming slot 為 cycle head 我們仍不可產生新的 slot 來承載未能傳送 之 packet (Figure 22-3)。. 48.

(59) Fig. 22-3: Transmitting step of case (i)-3 for PSS. (ii)若 incoming slot 不為 empty 亦不為 cycle head 時,則此時 node 僅可 將欲傳送之 packet 載入該 incoming slot 仍可使用之波長,而若有 packet 未 傳送時因為該 incoming slot 不為 cycle head,故無法藉由產生新的 photonic slot 來承載該 packet。且若 optical buffer 此刻無 photonic slot 正要輸出,則 我們允許讓該 incoming slot 成為 outgoing slot (Figure 23-1); 反之,若此刻 optical buffer 內有 slot 正準備輸出,則該 incoming slot 需放至 optical buffer 內適合之 optical delay line (Figure 23-2)。. 49.

(60) Fig. 23-1: Transmitting step of case (ii)-1 for PSS. Fig. 23-2: Transmitting step of case (ii)-2 for PSS. 50.

(61) (iii)若 incoming slot 為 empty 時,則為了降低 optical buffer 之負載; 若 當 optical buffer 內仍有 slot 準備輸出時,即使該 incoming slot 有可用之波長 供 node 傳送 packet,我們仍須禁止 packet 的傳送 (Figure 24-1)。. Fig. 24-1: Transmitting step of case (iii)-1 for PSS. 反之,假若此刻 optical buffer 內沒有 photonic slot 等待輸出,則我們允 許 node 將所有欲傳送之 packet 載入該 empty slot,亦即作 random access 的 動作,且讓該 slot 成為一個新的 access cycle 之 cycle head (具 CH bit 為 1) 並且作為 outgoing slot (Figure 24-2)。. 51.

(62) Fig. 24-2: Transmitting step of case (iii)-2 for PSS. (iv)以上我們均假設 node 有 packet 需被傳送之前提去作討論; 反之,若 node 無任何 packet 需要傳送時,則我們僅需將 incoming slot 針對 optical buffer 目前是否有 slot 輸出作適當的 forwarding 即可 (Figure 25-1,Figure 25-2)。. 52.

(63) Fig. 25-1: Transmitting step of case (iv)-1 for PSS. Fig. 25-2: Transmitting step of case (iv)-2 for PSS. 53.

(64) 以上 3.2 以及 3.3 節我們已詳細介紹我們所針對 IWS 以及 PSS 系統所提 出的 access protocol,在這邊我們主要用一些 optical buffer 來達成即使在網 路 loading 很重時仍可 packet insertion 的目的,且不同於 ACCI protocol 以及 RPR fairness algorithm 需要在每個 node 使用 electronic buffer 來暫存 packet, 我們是利用 optical delay line 的特性來達到 optical buffer 的功能; 也因此能 適用於 all-optical 的網路克服在光電轉換上的瓶頸,進而達到高速網路的目 的。 不過值得注意的是,我們在每個 node 裡面加入 optical delay line 卻有可 能使得 packet 傳送的 delay 增加; 而在下一章節我們將會以 simulation 來說 明此在 packet delay 的影響是我們可以接受的,且我們亦會分別針對我們所 提出的 protocol for IWS 以及 PSS 作一個模擬的分析,來驗證我們一開始提 出這個 protocol 的目的,亦即解決在網路 loading 不平衡的情況下所產生的 fairness 問題。. 54.

(65) Chapter 4 Simulation Results and Performance Analysis 這節我們主要對之前我們所提出的 MAC protocol 進行模擬,並針對模 擬結果作一個分析以確定此 protocol 能有效解決之前我們所提到的 fairness 問題。. 4.1. Network parameters and traffic model 在此我們針對此單一環狀光纖網路所採用的模擬參數如 Table 1 所示。. Tab. 1: Network parameters used in simulation. 55.

(66) 且我們所採用的 traffic model 為 bursty traffic,即 traffic 並不是由單一的 mean arrival rate 所構成,而是由兩個 state 的 traffic 所組成,如此一來較能 貼近實際 traffic 的狀況; 分別為 high state 以及 low state,當處於 high state 時 traffic 具有較高的 arrival rate; 反之,若處於 low state 則此時 traffic 之 arrival rate 較低。(Figure 26). Fig. 26: Two-state bursty traffic model. 如圖所示,當 traffic 處於 high state 時具 λH 之 arrival rate,反之則為 λL 之 arrival rate。且當 traffic 於 high state 時每執行完一次 packet generation 的動 作便有 α 的機率轉為 low state,亦即其仍停留在 high state 的機率為 1- α ; 同 理於 low state 之 state 轉換的機率為 β,而其停留在 low state 之機率為 1- β。 由此 bursty traffic model,我們可以算出 mean arrival rate λ :. λ=. α ⋅ λL + β ⋅ λH α +β. 56.

(67) 且我們亦可定義出 Burstiness 來表示此 traffic bursty 的程度: B (Burstiness) =. λH λ. 而於之後的 simulation 我們所採用的 state transition probability 分別為 ( α ,β ) = (0.2,0.02),且在相同的 mean arrival rate λ 下針對不同的 Burstiness 值去調整 λ H 以及 λL 。 最後我們將針對我們欲探討的 IWS 系統找出一個系統在 balanced load 下每個 sub-node 所能允許的最大 traffic arrival rate,並以該 arrival rate 去作 normalize。 最後因為在此我們每個針對單一環狀網路裡每個 IWS node 是採用 fixed receiver,且每個 node 底下包含五個 sub-nodes 且共同使用五個 wavelength 傳送,故我們可以利用在 balanced load 下針對每個 wavelength 去考慮每個 node 之 traffic arrival rate 以及 traffic departure rate 相等的情況 下,來找出整個系統所最大能承載之 per sub-node traffic arrival rate,如下所 示:. n : Number of nodes a : Per sub-node traffic arrival rate 1 ⎤ ⎡n − 2 n − 3 1− a × ⎢ =a + + ⋅⋅⋅ + n − 1⎥⎦ ⎣ n −1 n −1 我們可以算出在 balanced load 底下當 a =. 2 時此時系統為飽和,且因為在此 n. 我們所考慮的是 n = 20,故 per sub-node 所能允許之最大的 traffic arrival rate. 57.

(68) 為 0.1,且我們在之後 IWS 以及 PSS 的分析將以此值去作 normalize。 現在我們便以之前 Table 1 所提到的 network parameters 針對 IWS 以及. PSS 系統去作模擬,以驗證在前述所計算出之 per sub-node traffic arrival rate 下系統為飽和。. Fig. 27-1: Mean access delay vs per sub-node traffic arrival rate of IWS and PSS in fully balanced traffic. 如 Figure 27-1 所示,在此我們 mean packet access delay 所代表的意義 是指每個 packet 從 sub-node 向上傳遞至該 node 之 packet buffer 暫存後一直 到該 packet 真正被傳送到網路上所需的時間; 我們可以看出在 IWS 系統且. balanced load 底下,當每個 sub-node 所提供的 traffic arrival rate 為 0.1 時, 則此系統達到飽和,這與之前我們所計算出的相符合,故之後我們將以此. arrival rate 值去作 normalize,亦即若 traffic arrival rate 為 0.06,則其 normalized. 58.

(69) 過後的值為 0.6。 且由 Figure 27-1 我們亦可看出 PSS 系統裡每個 sub-node 最大允許的. packet arrival rate 為 0.06,此亦驗證了之前我們所提到的 PSS 系統由於在每 個 node 裡面雖然可以使用 wavelength insensitive 的元件來降低 cost,然而 其在頻寬的使用率上會較低。 接下來,我們亦針對此兩系統在 balanced load 底下每個 node 所能達到 最大的 throughput 作模擬。(Figure 27-2). Fig. 27-2: Mean access delay vs per node throughput of IWS and PSS in fully balanced traffic. 由上圖我們可以看出在 balanced load 下,每個 IWS node 可達到的最大. throughput 約為 500 Mbps,而若為 PSS node 則約為 300 Mbps,此亦與之前 我們所提到的結論相符合。. 59.

(70) 4.2. Simulation results for IWS 在這節裡面我們將針對我們之前對 IWS 所提出的 MAC protocol 作模. 擬,並與原始未採用此 protocol 之架構作比較,且驗證是否有解決我們前述 所提到的在網路 load 不平衡狀態下所產生的 fairness 問題。 且在此我們將觀察在幾個不同 unbalanced load 底下 (Table 2) ,此. protocol 對 fairness 改進的程度,且我們亦會考慮若為 bursty traffic 且在不同 burstiness 底下是否仍有相同的效果。. Tab. 2: Unbalanced load traffic cases of IWS. 我們在此共考慮五種 unbalanced load 的情況,在 case 1 跟 2 我們均假設. 60.

(71) node 1 為 malicious node,亦即其 traffic 流量非常大且超乎我們所預期,我 們將觀察在此情況下它會對其他 node 產生的影響以及我們所提出的. protocol 是否能克服此影響; 而 case 3 跟 4 我們則假設若網路中的 malicious node 不只一個,考慮其他 node 在 load 低或 load 高時可能的影響; 最後在 case 5 我們考慮的是具四個高流量的節點且探討此高流量節點間 fairness 的 問題。 接下來我們考慮 IWS 系統在此五個 case 下針對不同 burstiness 的 busty. traffic 去作分析,且其中 mean end-to-end delay 代表的是一個從 packet 自其 抵達 packet buffer 等待傳送一直到被接收下來所需的時間。. Fig. 28-1: Mean access delay vs node index in case 1 of unbalanced traffic. 61.

(72) Fig. 28-2: Mean end-to-end delay vs node index in case 1 of unbalanced traffic. Fig. 29-1: Mean access delay vs node index in case 2 of unbalanced traffic. 62.

(73) Fig. 29-2: Mean end-to-end delay vs node index in case 2 of unbalanced traffic. 由 Figure 28-1 以及 Figure 28-2 我們可以看出在 case 1 底下,由於 node. 1 為 malicious node 其 traffic 流量非常大,因此造成位於其下游的節點因為 可用的頻寬絕大部分都被 node 1 給搶走了,故產生 starvation 的現象,且由 圖我們可以發現越靠近 node 1 之 node 其 mean access delay 越大,表示其因 為一直得不到 access 的機會造成封包平均必須停留在 packet buffer 內等待很 長的時間才有辦法傳送出去,因此也造成其 mean end-to-end delay 在越靠近. malicious node 之 node 會越大。且在此我們亦考慮不同 burstiness 的 traffic, 我們亦可發現當 burstiness 越大時,packet 的平均 delay 均會越大。 而若是套用我們所提出的 MAC protocol for IWS,我們可以發現原先靠 近所有節點的 mean access delay 幾乎不會因為 node 1 為 malicious node 而有 所影響,亦即所有 node 大家的 access 機會是相等的,並不會因為離 node 1. 63.

數據

Fig 1: Twin bus topology
Fig. 2: Cell format of ACCI protocol
Fig. 4-3: Transmitting step of case (iii)
Fig. 4-5: Transmitting step of case (v)
+7

參考文獻

相關文件

網站首頁請設定為 index.php 或 index.htm,並製作超連結,連結到 各題之作答結果,且將 Internet Explorer

 不過以上所提的內容幾乎都會被現在的智慧型手機取 代,因此我們覺得這些功能能夠運用在一個沒有網路

介面最佳化之資料探勘模組是利用 Apriori 演算法探勘出操作者操作介面之 關聯式法則,而後以法則的型態儲存於介面最佳化知識庫中。當有

以某種特定規則形成之統計邏輯,這些統計邏輯可用於檢測各種不同類型資料 之特徵。在計量學方面以 Bradford 定律及 Zipf 定律影響最為深遠,故本節將針

卻存在著軟體有效掌控的困難。因多核心為現在電腦架構主流,且較不受網路或跨帄 台影響,所以本研究乃著手尋求多核心環境的解決之道,並提出 MATI (Multi-core

無線感測網路是個人區域網路中的一種應用,其中最常採用 Zigbee 無線通訊協 定做為主要架構。而 Zigbee 以 IEEE802.15.4 標準規範做為運用基礎,在下一小節將 會針對 IEEE

接下來我們將討論切換的機制,因為在我們假設的網路環境下,所以 sink 是保持在接收資料的狀態。網路中所有的感測點都將資料往 sink 端傳送,但是

本研究以河川生態工法為案例探討對象,應用自行開發設計之網