以以以以

(1)

以以

以以 0.18-µm 製程模擬電流源控制五級環型壓控振盪器製程模擬電流源控制五級環型壓控振盪器製程模擬電流源控制五級環型壓控振盪器製程模擬電流源控制五級環型壓控振盪器

鍾政全

^1,*

、許祐端

¹

、侯佑民

¹

、李文凱

¹

、蔡澈雄

¹

、甘廣宙

²

、黃耿凌

¹

1

崑山科技大學電子工程系台南台灣

2

國立嘉義大學電機工程系嘉義台灣

*通訊作者

710 台灣台南縣大灣路949 號 Tel: +886-6-2050521 Fax: +886-6-2050250

e-mail:m787878o@yahoo.com.tw

摘要摘要摘要摘要

在此我們提出電流源控制五級環型壓控振盪器。我們使用 H-spice 在 TSMC 0.18µm 製程中成功的驗證出有輸出頻率。並且也在電路模擬軟體上證實這是一個振盪器電路。模擬顯示這樣的振盪器電路能穩定的從 0.9 V 到 1.8V 的電壓工作。當電壓接近於 1.8V 時，振盪頻率將超過 1.585GHz。這個差動放大振盪器可以在低電壓時開始啟振，當電壓於 0.9 V 時輸出的頻率大約為 802.1MHz。最後實驗結果顯示此振盪器不僅有好的寬調頻範圍，並且也有低相位雜訊特性。

關鍵關鍵關鍵

關鍵詞詞詞詞：：：：相位雜訊、調頻範圍、環形振盪器。

Abstract

In this paper, we present a VHF and UHF bands oscillator which mainly composed of a five stages current-starved inverters ring oscillator. We use H-spice and ADS to verify that the oscillator output frequency is 802.1MHz, 1585 MHz under 0.9 volts and 1.8 volts power supply under TSMC 0.18um process respectively. Those measured IC oscillator data show such an oscillator can work stably from 0.9 to 1.8 volts. Their output frequency will be 802.1 MHz, 1585 MHz under 0.9 volts and 1.8 volts respectively. We use frequency spectrum analyzer to analyze the oscillator and shows SNR (Signal-to-Noise Ratio) values. Such oscillator is a wide band which includes VHF and UHF Bands.

Finally, those experimental results reveal that the oscillator is a good voltage controlled oscillator (VCO) and also has large tuning range and low phase noise characteristics.

Keywords: current-starved inverters ring oscillator, phase noise, tuning range.

1. 前言前言前言前言

在現在的電子及通訊電路中，鎖相迴路(PLL)是一種常見且在無線通訊系統中，受到相當廣泛運用的電路，

其中鎖相迴路裡的核心電路就是壓控振盪器(VCO)，然而壓控振盪器容易受到環境的影響(如電源電壓變化時的穩定度、環境溫度變化時的穩定度、外界磁場與振動的影響)以及電路本身的雜訊影響，使得振盪訊號在頻譜上發生偏移或是相位雜訊太大，而這些情形將會影響到鎖相迴路無法進行相位鎖定與輸出波形的跳動。

所以對於壓控振盪器而言，如何設計出一個達到穩

定且低雜訊、線性調變頻率、對電源與溫度的穩定度、

低功率消耗及高頻化是目前研究的趨勢，一般情況下，

振盪器可分為 LC 振盪器與環形振盪器兩種。LC 振盪器的優勢在於 Q 值較高相位雜訊比較好，通常比環形振盪器好 10~20dB[1]，而環形振盪器面積小，不需要使用到電感，相對的可積體化程度較高，因此各有各的優缺點。

而本論文將提出以電流源控制五級環型壓控振盪器，來設計出一個寬調頻範圍、相位雜訊小的主動負載差動放大器之壓控振盪器。

2. 電路架構與動作原理電路架構與動作原理 電路架構與動作原理電路架構與動作原理 2.1 電路結構電路結構電路結構電路結構

我們使用五級含次回授路徑迴路之環型振盪器。

此振盪器由五個反相器組成主要環形振盪器，另五個電流鏡控制反相器組成次要環形振盪器，如圖一所示。在此篇論文裡，我們將提出各種模擬數據結果，來證明這樣的振盪器為有用的、且容易設計與高靈活的特性。

圖一我們將整個電路分成兩個部份，分主迴路與次回路，主回路由五級組成次回路由三級組成，主迴路沒有控制信號(Vctrl)，次迴路有控制信號，次迴路的用意是增加相位的變化，使得振盪器的頻率可以做多重的輸出；其中控制信號(Vctrl)的大小與輸出頻率成正比因為控制信號的大小會控制電流鏡電流的大小，期間成正比關係。我們進而探討電壓-頻率曲線圖、電壓-功率曲線圖、相位雜訊圖及輸出功率圖的模擬結果。

圖一圖一圖一

圖一：：：：電流源控制五級環型振盪器電流源控制五級環型振盪器電流源控制五級環型振盪器電流源控制五級環型振盪器 UHC2010 The Conference on Ubiquitous Home

48

(2)

圖二圖二圖二

圖二：：：電流鏡控制反相器：電流鏡控制反相器電流鏡控制反相器電流鏡控制反相器

考慮到在量測時的負載效應，所以最後在輸出點(out) 作虛擬負載電路，圖三 C1 是晶片中的 DC BLOCK 大電容、C2 是模擬 IC PAD 所產生的寄生效應、L 是預估頻率高時的導線電感效應、最後的 R 為輸出阻抗匹配(配合高頻測試儀器，標準值為 50Ω)。

圖圖圖

圖三三三：三：：：虛擬負載電路虛擬負載電路虛擬負載電路虛擬負載電路

2. 動作原理與理論動作原理與理論動作原理與理論 動作原理與理論

主迴路必須由奇數個反相器來組成，不能為偶數個是因為輸出與輸入的值會被固定在一個狀態，所以必須由奇數個反相器來組成，為了要加速振盪器的頻率我們加入次迴授電路，此目的位了提高更多的相位與更快的頻率，其次迴路由電流鏡控制反相器來組成，此結構可以提高輸出頻率且降低相位雜訊。

3. 模擬結果模擬結果 模擬結果模擬結果

在這篇論文裡，我們使用 H-Spice 和 Advanced Design System (ADS)這兩套軟體，以及 TSMC 0.18µm 製程 model 來模擬圖一的電路，我們使用的元件有 PMOS(電晶體)、NMOS(電晶體)、CMOS 反相器，其中所有 MOS 的通道長度(L=0.18µm)，PMOS、NMOS 的寬度視不同的場合有不同的寬度。

圖四是當 Vctrl 為 0.9 伏特 VDD 為 1.8 伏特時，輸出頻率為 802.1MHz，圖五是 Vctrl 與 VDD 都為 1.8 伏特時，輸出頻率為 1.585GHz 輸出波形如下圖所示。

圖四圖五都是 Post-Layout Simulation 的結果。

圖圖圖

圖四四四四：：：： Vctrl 為為為 0.9 伏特為伏特伏特 VDD 為伏特為為 1.8 伏特的輸出波形為伏特的輸出波形伏特的輸出波形 伏特的輸出波形

圖圖

圖圖五五五五：：： Vctrl 與：與與與 VDD 都為都為都為 1.8 伏特的輸出波形都為伏特的輸出波形伏特的輸出波形伏特的輸出波形

3.1 電壓電壓電壓電壓-頻率頻率頻率頻率

圖六為電壓-頻率曲線圖，圖中的有 FF、TT、SS 三條曲線，此三條曲線各自代表 H-spice 用 PMOS 與 NMOS 採 Fast Fast (FF)模式、Typical Typical (TT) 模式跟 Slow Slow (SS) 模式三種狀態來模擬並且將結果製作成圖表。

1 1.2 1.4 1.6 1.8

Vctrl(V) 0

0.4 0.8 1.2 1.6 2 2.4

Frequency(GHz)

FFTT SS

圖圖圖

圖六六六：六：：電壓：電壓電壓電壓-頻率曲線圖頻率曲線圖頻率曲線圖 頻率曲線圖

由圖六可得知我們模擬的結果符合理論，理論上 Fast Fast (FF)所得的頻率＞比 Typical Typical (TT) 所得的頻率＞Slow Slow (SS) 所得的頻率，我們圖一電壓分別從 0.9V 模擬到 1.8V，每增加 0.1V 模擬一次，一個好的 VCO 曲線會呈現良好的線性關係。

此振盪器輸出頻率從 802.1MHz 到 1.585GHz，所加在 Vctrl 的電壓分別為 0.9 伏特到 1.8 伏特，輸出頻率比起其他以發表的壓控振盪器的調頻範圍還要高很多(表 I)。

UHC2010 The Conference on Ubiquitous Home

49

(3)

3.2 電壓電壓電壓電壓-消耗功率消耗功率消耗功率 消耗功率

圖七為電壓-功率曲線圖，圖中的有 FF、TT、SS 三條曲線，此三條曲線各自代表 H-spice 用 Fast Fast(FF)、Typical Typical (TT)跟 Slow Slow (SS)三種狀態來模擬並且將結果製作成圖表。

1 1.2 1.4 1.6 1.8

Vctrl(V) 10

20 30 40 50

Dissipation(mW)

FF TT SS

圖圖圖

圖七七七七：：：電壓：電壓電壓-消耗功率曲線圖電壓消耗功率曲線圖消耗功率曲線圖消耗功率曲線圖

由圖七可以得知我們模擬的結果符合理論，理論上 Fast Fast (FF)的消耗功率＞Typical Typical (TT)消耗功率

＞Slow Slow (SS) 的消耗功率，且消耗功率會跟頻率成正比如公式所示 P^DD = fCV²_DD[2]，一個好的 P^DD 曲線會呈現圓滑的曲線向上延伸。

此振盪器的總消耗功率在 Vctrl 等於 V^DD(1.8 V)時，

其值為 38.8mW，此值為一合理的大小。

3.3 相位雑訊相位雑訊相位雑訊相位雑訊

圖八為此振盪器的相位雜訊與其他已發表的論文來相比(表 I)，是一個很良好的值，已發表的壓控振盪器的相位雜訊值都比 -120 dBc/Hz(@600KHz 載波 )來的大，而我們模擬此振盪器的相位雜訊為 -124.1 dBc/Hz(@600KHz載波)，此值比上述的值小。

圖圖

圖圖八八八八：：：相位雜訊圖：相位雜訊圖相位雜訊圖 相位雜訊圖

3.4 輸出功率輸出功率輸出功率輸出功率

圖九為此振盪器的輸出功率為 5.96dBm，足夠來推動下一級，一般需求是+5dBm 以上就可以。

圖圖圖

圖九九九九：：：輸出功率圖：輸出功率圖輸出功率圖 輸出功率圖

表 I 列出與其他論文 VCO 之比較，此 VCO 電路之模擬結果，在 Phase Noise 與 Frequency Range 皆有較佳的表現。

表表表

表 I與其他已發表的與其他已發表的與其他已發表的與其他已發表的 VCO 比比比比較表較表較表較表

Design Type (Ring/LC)

Frequency Range (MHz)

Phase Noise(dBc/H

z@600KHz) Power

(mW) M.

Thamsirianunt [6] Ring 320~926 -99 7.4 C. H. Park [4] Ring 750~1200 -117 30 D. Y. Jeong [5] Ring 250~1690 -79 96 J. Craninckx [3] LC 1620~1880 -117 6 N. M. Nguyen [7] LC 1680~1860 -104 70

本文本文本文

本文 Ring 802.1~1585 -124.1 38.8

圖十圖十圖十

圖十：：：： Layout 核心電路圖核心電路圖核心電路圖核心電路圖 UHC2010 The Conference on Ubiquitous Home

50

(4)

圖十與圖十一分別為此振盪器之佈局圖與核心電路佈局圖。

4. 結論結論結論結論

電流源控制五級環型壓控振盪器有兩個優勢，低相位雜訊及好的線性電壓控制振盪器(VCO)的特性。

在類比的系統裡，我們只要增加 PMOS 寬度或者 NMOS 寬度，就能增加輸出的頻率。正如我們所知，

VCO 是鎖相迴路(PLL)的主要核心電路。電流源控制五級環型壓控振盪器將被我們新的 PLL VCO 晶片裡採用。假使我們能將電流源控制五級環型壓控振盪器成功的做成 IC，然後我們將在不同的電源電壓下測量輸出頻率和功率消耗。當我們有那些測量的數據時，我們將比較在模擬和實驗之間有那些差別。

最後，我們將找出 H-spice 與 ADS 對頻率範圍、消耗功率和雜訊特性的限制，我們也將研究且分析振盪器的相位雜訊。

5. 參考參考參考文獻參考文獻文獻文獻

[1] J. Craninckx and M. Steyaert, “Wireless CMOS Frequency Synthesizer Desige,” Kluwer Academic Publishers, Boston, 1988, pp.40.

[2] Adel S. Sedra and Kenneth C. Smith, Microelectronic Circuits, 5th edition, 2004, pp. 45- 46.

[3] J. Craninckx and M. Steyaert, “A 1.8-GHz low-phase noiseCMOS VCO using optimized hollow spiral inductors,” IEEE J. Solid-State Circuits, vol. 32, May 1997, pp. 736–744.

[4] C. H. Park and B. Kim, “A low-noise, 900-MHz VCO in 0.6-µm CMOS,” IEEE J. Solid-State Circuits, vol. 34, May 1999, pp. 586–591.

[5] D. Y. Jeong, S. H. Chai, W. C. Song, and G. H. Cho,

“CMOS current controlled oscillator using multiple- feedback-loop ring architecture,” in Proc. Int. Solid- State Circuit Conf., Feb. 1997, pp. 386–387.

[6] M. Thamsirianunt and T. A. Kwasniewski, “CMOS VCO’s for PLL frequency synthesis in GHz digital mobile radio communications,” IEEE J. Solid-State Circuits, vol. 32, Oct. 1997, pp. 1511–1524.

[7] N. M. Nguyen and R. G. Meyer, “A 1.8-GHz monolithic LC voltage controlled oscillator,” IEEE J.

Solid-State Circuits, Mar. 1992, pp. 444–450.

6.致謝致謝致謝致謝

此論文相關研究工作獲國科會計畫補助經費( NSC 97-2221-E-168 -046 )，在此致上感謝。