H o m e w o r k 3 C h a p 3 3 . 1 電 腦 指 令 可 以 分 成 幾 類 功 能 ?
處 理 器- 記 憶 體 、 處 理 器 - I / O 、 資 料 處 理 、 控 制 。
3 . 2 以 條 列 方 式 ， 簡 單 地 定 義 指 令 執 行 的 可 能 狀 態 。
指令位址計算 決定下一個要執行的指令位址，通常，只要把先前指令的位址加上某個常數即 可。
指令擷取 讀取記憶體位置內的指令到處理器。
指令操作解碼 分析指令以得知所要運算的種類，和所要使用的運算元
運算元位址計算 如果必須解出運算元位於記憶體的位址，或 I/O 的位址，則會由此負責算出該運 算元的位址。
運算元節取 由記憶體內擷取出運算元，或由 I/O 讀取出運算元。
資料運算 執行指令所指示的運算。
運算元儲存 將結果寫入記憶體中，或輸出至 I/O。
3.3 以條列方式，簡單地定義處理多重中斷的兩種方法。
第一種方法 : 順序中斷處理 第一種方法，當一個中斷正在處理時，禁能其它的中斷，這種禁能中斷 意指處理器將會忽略其它中斷要求的訊號，即使在這段禁能時間內，又 發生某個中斷要求，則該中斷要求會被保持在等候判讀的狀態，等到處 理器重新致能中斷後，才會在被處理器重新檢查。這種依照順序來處理 中斷的方法的缺點就是沒有考慮到相對的優先次序和時間迫切的需求。
第二種方法 : 巢狀中斷處理 第二種方法，則是設定中斷的優先權順序，允許高優先權的中斷可以暫 停低優先權的中斷程序，然後開始自己的中斷。
3.4 哪些型態的資料傳輸必須由電腦互連結構來支援?
從記憶體到處理器、從處理器到記憶體、從 I/O 到處理器、從處理器到 I/O
3.5 相對於單一匯流排而言，多重匯流排結構有哪些優點?
匯流排長度變短，解決傳遞延遲的問題。降低每個匯流排上所連接的裝置數目，減少匯流排上的資料傳送 率。
3.6 以條列方式，簡單地分類 PCI 匯流排的訊號線。
系統接腳 包括時派和重置接腳
位址和資料接腳 使用 32 條多工型匯流排線路，其他相關線路則被用來解釋和確認攜帶位址和 資料的訊號線，以辨別何時是位址訊號，何時是資料訊號。
介面控制接腳 控制時序轉換，提供發送端與目的端的協調。
仲裁接腳 不同於 PCI 其他的訊號線，這些線路是不共用的。
錯誤報告接腳 用以回報同為元和其他錯誤。
中斷接腳 PCI 裝置必須經由這些接腳，產生中斷服務請求。
快取支援接腳 這些街角用來支援處理器或其他裝置，快取 PCI 上的記憶體資料，也支援偵探 快取協定。
64 位元匯流排擴充接腳 組合 32 條分時多弓的位址線、資料線，和某些位址/資料線路，擴充成 64 位 元的位址/資料匯流排。
JTAG/邊界掃描接腳 這些訊號支援 IEEE1149.1 標準所定義的測試程式。
