高功率脈衝磁控濺鍍二氧化鋯介電層於金氧半電容之性質研究
78
0
0
全文
(2) 摘要 高 功 率 脈 衝 磁 控 濺 鍍 (High Power Impulse Magnetron Sputtering, HIPIMS)是目前最新的濺鍍製膜技術，與傳統的直流磁控濺鍍 (Dielectric Current Magnetron Sputtering, DCMS)相比，HIPIMS 有著在極短的脈衝時間 內讓靶材單位功率密度達到數 kW/cm2 以上的特性，另外還能產生出很高的 電漿密度並有效增加靶材金屬離化率，生成的薄膜也有著較好的品質，因為 這些特質，本研究將使用 HIPIMS 與 DCMS 系統分別沉積 MOS 電容中的 介電層。 二氧化鋯是一具有高介電係數 (約在 19-25 之間)、寬能隙寬能隙 (5.17.8 eV)及高熱穩定度之特性的材料，因此選擇二氧化鋯去做為試片的介電層， 最後再鍍上 TiN 作為金屬層，在 800 度的快速熱退火之後，觀察該電容器 的物性。接著，對試片電容沉積鋁電極以量測電性，因此本研究的試片結構 為 Al/ TiN/ ZrO2/ p-Si。實驗結果顯示 HIPIMS 技術優秀的離子解離率可以使 ZrO2 的結構更加完整、內部的缺陷也比較少，因此有比較好的電容值表現。 物性方面，HIPIMS 所濺鍍出的電容一樣會形成更加緻密的薄膜進而提高其 機械性質，在硬度值有所增加，有效的改善薄膜硬度。 最後，綜合作比較，可以發現雖然電容值與硬度兩者的改變差異沒有完 全的相同，但是在整個趨勢上是相當近似的，因此從量測介電層的硬度就可 以推測出電容值的走向，而電容值的改變也可以進一步推斷出 IDsat 的趨勢， 如此就可以於完成製作 MOSFET 電晶體前，提前達到製程優化。. 關鍵字：高功率脈衝磁控濺鍍、二氧化鋯、奈米壓痕試驗機、電容. I.
(3) Abstract High Power Impulse Magnetron Sputtering (HIPIMS) is the latest coating technology. Compared with the traditional Dielectric Current Magnetron Sputtering (DCMS), it was characterized for a very short pulse width making peak power density to several kW/cm2. In addition, HIPIMS can provide high plasma density (1019 m-3) and high metallic-ion density. Because of these characteristics, this study used both HIPIMS and DCMS to deposit the dielectric layer on the MOS capacitors. ZrO2 is a material with the properties of high dielectric constant (~19-25), wide band gap (5.1-7.8 eV), and stable thermal stability. So we selected ZrO2 as the dielectric layer of MOS capacitors and TiN as the metal layer. After rapid thermal annealing (RTA) annealing at 800 ℃ , we observed the physical characteristics of MOS capacitors. Then we coated aluminum as the electrode, followed by measurement of electrical properties. Hence the structure of the MOS capacitors is Al/ TiN/ ZrO2/ p-Si. The results showed that the ionization of HIPIMS can improve the quality of ZrO2 layers and therefore the capacitors result in a better electrical property. Moreover, HIPIMS also effectively increase the film hardness.. Keyword：HIPIMS, ZrO2, Nano indenter, Capacitance.. II.
(4) 致謝 經過一番努力，我真的順利完成了本論文，這一切真的非常感謝指導教 授劉傳璽博士，在就讀研究所的期間，教授在學術研究上，對我認真指導， 讓我從當初對半導體的一竅不通，進步到有一定的基礎，過去的一些不良的 學習態度，也都有了顯著的改善。另外在待人處事方面，教授也給予了許多 教誨，使我能分清楚事情的輕重緩急，時間的管理更加有效率，對於待人接 物的方式，也有了大大的成長，相信這些觀念對我之後的人生都會有很深刻 的影響。 另外也要感謝口試委員銘傳大學國教處處長劉國偉博士、明志科技大學 阮弼群博士、及本校的屠名正博士，於口試時給予我的論文許多建議與教導， 讓我的研究能更加的完整。 另外感謝師大的學長貫宇、智馨、峻華、偉傑、關口，在我當初還是一 個懵懂的學弟時，提點了我許多地方，讓我能順利的跟上進度。接著要謝謝 我的同學宜憲，當我進了師大這個陌生的環境，對很多事還不知所措時，給 予我很多生活及學習上的幫助，讓我不至於會跟不上進度，並成功地完成畢 業論文。另外就是要謝謝實驗室學弟登元、彥廷、揚群、典勇，在我忙碌時， 幫忙我處理一些生活瑣事，也在我困惑時陪著我討論，找出問題所在，另外 他們帶來的歡樂，更是使我在煩悶時，有了很好的宣洩出口。也感謝各位好 友們，高凱、孝宗、文盛、世彥、利哥、育正、你媽、明輝、阿吉、小白、 妙如、臭板、昱安、意惟、松鼠、老二，因為你們，讓我忙碌的碩士過程， 更有目標。 最後，謹以本論文獻給我親愛的家人，爸爸、媽媽、大姊、小姊，還有 生活中關心我的親戚朋友們，過程中，因為你們默默的幫助我，並給予我鼓 勵、叮嚀與包容，才使我能順利的完成這本論文，獲取得來不易的碩士學位。 III.
(5) 總目錄 摘要 .........................................................................................................................I Abstract .................................................................................................................. II 致謝 ...................................................................................................................... III 總目錄 .................................................................................................................. IV 表目錄 ................................................................................................................ VII 圖目錄 ............................................................................................................... VIII 第一章 緒論 .......................................................................................................... 1 1.1 前言 ......................................................................................................... 1 1.2 研究動機與方向 ..................................................................................... 2 1.3 論文架構 ................................................................................................. 3 第二章 文獻探討 .................................................................................................. 4 2.1 金氧半場效電晶體 .................................................................................. 4 2.1.1 電晶體之結構 ............................................................................... 4 2.1.2 電晶體之操作性能 ....................................................................... 7 2.2 高介電係數材料 ...................................................................................... 9 2.2.1 高介電係數氧化層材料 HfO2 ................................................... 12 2.2.2 高介電係數氧化層材料 ZrO2 ................................................... 15 2.3 磁控濺鍍系統 ........................................................................................ 23 2.4 高功率脈衝磁控濺鍍系統 .................................................................... 25 2.4.1 高功率脈衝磁控之電源系統 ...................................................... 27 2.4.2 脈衝製程 ..................................................................................... 30 2.5 奈米壓痕 ................................................................................................ 32 2.5.1 奈米壓痕理論 .............................................................................. 33 2.5.2 薄膜機械性質之量測 ................................................................. 33 IV.
(6) 2.6 影響奈米量測薄膜的因素 ................................................................... 36 2.6.1 尺寸效應 ..................................................................................... 36 2.6.2 表面粗糙度效應 ......................................................................... 37 2.6.3 底材效應 ..................................................................................... 37 2.6.4 擠出和沉陷效應 ......................................................................... 38 2.7 總結 ........................................................................................................ 39 第三章 實驗方法 ................................................................................................ 40 3.1 實驗原理 ................................................................................................ 40 3.1.1 實驗的設計及流程 ..................................................................... 40 3.2 實驗儀器介紹 ........................................................................................ 44 3.2.1 表面輪廓儀 ................................................................................. 45 3.2.2 快速熱退火系統 ......................................................................... 46 3.3 電性量測實驗設備 ................................................................................ 47 3.3.1 電容-電壓特性 ............................................................................ 47 3.4 物性量測實驗設備 ................................................................................ 49 3.4.1 萬用微奈米機械性質試驗機 ..................................................... 49 3.5 總結 ........................................................................................................ 51 第四章 結果與討論 ............................................................................................ 52 4.1 電性量測分析 ....................................................................................... 52 4.1.1 對二氧化鋯介電層之電容做Ｃ-Ｖ量測 ................................... 52 4.1.2 對 HIPIMS 系統製備二氧化鋯介電層之電容做Ｃ-Ｖ量測 ... 53 4.2 物性量測分析 ........................................................................................ 55 4.2.1 硬度分析 ..................................................................................... 55 4.3 結論 ......................................................................................................... 58 第五章 結論與未來展望 .................................................................................... 60 V.
(7) 5.1 結論 ....................................................................................................... 60 5.2 未來展望 ............................................................................................... 61 參考文獻 .............................................................................................................. 62. VI.
(8) 表目錄 表 2-1 高介電係數與傳統 SiO2 的介電係數比較 ............................................ 11 表 2-2 傳統濺鍍系統與 HIPIMS 系統的比較 .................................................. 28 表 3-1 TiN/ ZrN/ ZrO2/ p-Si 之 MIS 元件各層參數 .......................................... 42 表 3-2 用 HIPIMS 系統鍍製 ZrO2 薄膜之功率與工作週期 ........................... 43 表 4-1 五種不同 ZrO2 試片結構 HIPIMS 參數比較 ....................................... 54. VII.
(9) 圖目錄 圖 2-1 金氧半 (MOS)元件結構剖面示意圖 ....................................................... 5 圖 2-2 n 型金氧半場效電晶體 (n-type MOSFET)結構剖面示意圖 .................. 7 圖 2-3 理想 n-MOSFET 輸出特性 ID−VD 圖 ........................................................ 8 圖 2-4 高介電係數材料之介電係數與能隙關係圖 ........................................... 11 圖 2-5 CET 和漏電流在不同的金屬 Hf 沉積厚度下的趨勢 ............................ 13 圖 2-6 不同的 Hf 沉積厚度所對映到的氧化層以及介面層的厚度 ................ 14 圖 2-7 不同 Hf 沉積厚度的 TEM 圖 .................................................................. 15 圖 2-8 在 Pt/ ZrO2/ p-Si 結構中，EOT 為 10.6 Å 與 13.8 Å 時的漏電流 ........ 16 圖 2-9 結構 Pt/ ZrO2/ p-Si 退火溫度 700oC 後的 TEM .................................... 16 圖 2-10 在 Si 基板上沉積約 50Å 厚的 Zr-silicate (12%Zr)，經過 800 oC 的高 溫熱退火後再通入 N2 30 秒 ............................................................................... 17 圖 2-11 Zr-silicate 中 Zr 的含量與 k 值的曲線 ................................................. 19 圖 2-12 結構 ZrO2/ Zr-silicate/ Si 的能障圖 ....................................................... 19 圖 2-13 閘極的電流值 (a)在 PLD-ZrO2 結構 .................................................... 20 圖 2-14 閘極的電流值 (b)在 Sputter-ZrO2 結構................................................ 20 圖 2-15 ZrO2 在退火溫度 500 oC 情況下的 ID-VG 轉移特性曲線圖 ................ 22 圖 2-16 HIPIMS 電漿密度與其他薄膜技術的示意圖 ...................................... 25 圖 2-17 Thornton 的 Structure Zone Model 示意圖 ........................................... 27 圖 2-18 HIPIMS 電源系統的配置圖 .................................................................. 28 圖 2-19 HIPIMS 電流電壓 .................................................................................. 29 圖 2-20 典型 HIPIMS 電源工作的靶電流、靶電壓與時間的關係圖 ............. 30 圖 2-21 脈衝 on/off time 對靶電壓及靶電容的變化圖 ................................... 32 圖 2-22 壓痕載重-位移曲線圖 .......................................................................... 35 VIII.
(10) 圖 2-23 尺寸效應示意圖 .................................................................................... 36 圖 2-24 擠出和沉陷效應示意圖 ........................................................................ 38 圖 3-1 結構示意圖 .............................................................................................. 41 圖 3-2 製程流程圖 .............................................................................................. 42 圖 3-3 RF sputter 系統與 HIPIMS 脈衝產生器之機台樣貌 ............................. 43 圖 3-4 DC sputter 系統之機台樣貌 .................................................................... 44 圖 3-5 表面輪廓儀 -step (KOSAKA-ET3000)之機台樣貌 ............................ 45 圖 3-6 表面輪廓儀 -step 的量測原理示意圖 ................................................. 45 圖 3-7 快速熱退火機台 ...................................................................................... 46 圖 3-8 Agilent E4980 儀器圖 .............................................................................. 47 圖 3-9 Agilent B1500A 儀器圖 ........................................................................... 48 圖 3-10 量測電性儀器的內部放置試片圖 ........................................................ 48 圖 3-11 奈米壓痕試驗機之儀器圖 .................................................................... 50 圖 3-12 試片放置與壓頭樣貌圖 ........................................................................ 50 圖 4-1 RF 濺鍍製備 ZrO2 介電層，在 RTA 800 ℃，九個測量點之電容值 曲線圖 .................................................................................................................. 53 圖 4-2 比較不同參數且在固定為 RTA 800 ℃下，電容值之盒鬚圖............ 54 圖 4-3 奈米壓痕試驗機測量曲線圖 .................................................................. 55 圖 4-4 壓印測量後之壓痕圖 .............................................................................. 56 圖 4-5 比較不同參數且在固定 RTA 800 ℃下，硬度之盒鬚圖 ..................... 57 圖 4-6 HIPIMS 製程中，不同變數之電容值變化圖 ........................................ 58 圖 4-7 HIPIMS 製程中，不同變數之硬度變化圖 ............................................ 59. IX.
(11) 第一章 緒論 1.1 前言 現今已經有相當大量的電子元件被應用在各方面的用品上，而這些應 用就是建立在半導體的上面。所謂的半導體 (semiconductor)就是導電特性介 於金屬和絕緣體之間，其中矽 (Si)為一種常被應用到半導體的元素，因為它 具有成本較低以及成分含量高的特性。而在積體電路科技進展到特大型積體 電路 (Ultra Large Scale Integration, ULSI) 時，元件的單位面積就必須要跟著 縮小，也使通道長度必須要縮短，但是這樣卻會導致短通道效應的產生 (short channel effect)，如貫穿(punch-through)、臨界電壓下滑 (threshold voltage roll-off)等問題[1]。因此尋找新的高介電係數氧化層材料，來取代傳統材料二 氧化矽，是現在一個重要的關鍵，目前發現的材料有 La2O3、TiO2、HfO2、 Y2O3、ZrO2 等。 另外，薄膜沉積技術已經被大量的應用在材料的表面，其中濺鍍法又是 當前最有潛力的技術之一，他的優勢是在與基材的附著力強、可鍍在金屬或 陶瓷的材料、可大面積的鍍膜等等，另外他不需要使用危險氣體以及對環境 造成較低負荷更是一大優勢。文獻有指出，在濺射過程中，靶材離化出的金 屬離子在能量轉換以後，將能有效的改善薄膜的性質與結構，所以提高金屬 離子的離化率就成了沉積薄膜的一大關鍵[2]。但在一般的磁控濺鍍中，電漿 密度通常都只有 1016 離子/cm2，且大部分還都是氣體離子，所以會使沉積在 基板上的都是一些少量的非離化濺鍍原子[3]。而對於陰極電弧蒸鍍的電漿密 度雖然可高達 1018 離子/cm2，但靶材上卻易產生微小顆粒，此微小顆粒將使 薄膜品質下降。為了克服以上缺點，近年來越來越多人會使用高功率脈衝磁 控濺鍍系統 (High Power Impulse Magnetron Sputtering，HIPIMS，另又稱 High Power Pulse Magnetron Sputtering，HPPMS)來做研究，此為一新型的鍍膜技 1.
(12) 術，不僅能解決電漿密度過低的問題，也可以改善靶材上微小顆粒，使薄膜 品質可以更好。另外 HIPIMS 與一般磁控濺鍍的差異是在其電源系統， HIPIMS 的工作週期很短 (一般小於 10%)，且必須在極短的脈衝時間 (數十 微秒)達 kW/cm2 的功率密度，電流同時也可高達數 A/cm2，此值為一般直流 電源的數千倍，而電漿密度也達到 1019 離子/cm2。總結 HIPIMS 具備了高電 漿密度、高靶材金屬離化率、高比例氣體分子解離率等等優點[4]，因此我們 可以藉由調整脈衝時間 (on-off time)或工作週期 (duty cycle)，使 HIPIMS 做 出比一般磁控濺鍍更好的薄膜品質與性能。. 1.2 研究動機與方向 隨著市場上 MOS 元件微縮的趨勢，傳統介電層材料二氧化矽已經浮現 出許多物性與電性的問題。當介電層的厚度縮小到 1.2 nm 以下或閘極通道 長度小到 100 nm 以內時，將會面臨很多瓶頸[5]，其中最嚴重的就是太薄的 介電層厚度會讓載子直接穿隧造成大量漏電流，因此利用高介電係數材料取 代二氧化矽作為介電層的材料是必須的。高介電係數材料介電係數高和較窄 的能隙，可以在維持相同的等效氧化層厚度 (EOT)的狀態下，增加實際的物 理厚度來抑制漏電流可以有效的降低漏電流，使得元件的可靠度得到了改善。 所以本實驗希望藉由 HIPIMS 系統所製作出的 MIS 電容器元件，可以有有 效提升元件電容值的特性。 我們會以 P 型矽 (p-type Si)做為電容器元件的基板，再來會選擇使用高 介電係數材料二氧化鋯 (ZrO2)來當作氧化層，接著利用氮化鈦 (TiN)做為金 屬閘極。之後會使用儀器去分析電容器的電性和物性，電性上是針對電容-電 壓量測 (C-V 圖)，物性上則是用奈米壓痕機 (nano indenter)去做量測分析， 將對其電容值及硬度上的關係去做討論。奈米壓痕法不僅能在微小尺度下量 測到材料的機械性質，還可以對材料施加一很小外力造成微小變形，藉由研 2.
(13) 究其彈塑性變形行為以及模擬材料在微加工時其微觀結構變化行為，為材料 的機械性質與微觀結構變化的關係做有價值的對應及參考。. 1.3 論文架構 本論文主要會分為五章，緒論為概論本論文的研究方向以及研究動機， 歸類在第一章。透過現今科技發展的背景，再運用先進的鍍膜技術去做探討。 在第二章裡，針對 MOS 電容器作簡單介紹以及電晶體的運作方式，另外會 介紹高介電係數材料取代傳統 Si 材料的部分分析與探討，另外還有濺鍍系 統之間的差異解析，最後在對奈米壓痕跡做應用初步了解。 而在第三章對本論文所使用到的製程方法、原理、實驗流程以及機台設 備等詳細介紹。在第四章中會對兩種不同濺鍍系統所鍍覆出來的試片結構利 用 C-V、硬度等互相比較差異性與優劣結果。 最後，在第五章總結對兩種不同濺鍍系統所實驗出的電性以及物理性質 來說明，並且探討以及推測實驗數據的結果趨勢，了解是否和我們當初的假 設符合。. 3.
(14) 第二章 文獻探討 現今科技不斷的蓬勃發展，最近幾年，各式各樣的電子商品也不斷的推 陳出新，尤其是可以隨身攜帶的電子用品，像是筆記型電腦、手機、相機等 等，更是各家公司的發展重點，因此對於產品微小化的發展，已經是一個明 確的趨勢。但在不斷縮小元件的同時，實用性以及效能將會是須要研究的問 題，本章將會針對這方面去重點探討。而由於金氧半場效電晶體擁有著小面 積、低消耗功率以及高製造良率等等的優點，因此在業界上已經被運用到需 多的電子產品中。在這麼小的電子元件上，我們利用添加或替換某些金屬 (例如：Y、Hf、Zr、La 等)的方式，去進一步使氧化層的介電係數有所提高， 運用產生出高介電係數 (high-k)的氧化層，讓電晶體內可以有相等的效能但 卻可以有著較小的厚度，在晶圓上製作的良率也可以維持著一定的水準。可 是使晶圓的尺寸縮小卻會連帶引發出許多相關問題 (例如：氧化層陷阱電荷、 漏電流的增加等等)，因此在下面我們會簡單介紹金氧半場效電晶體中含有 的陷阱電荷以及研究高介電係數氧化層性質，另外也會進一步介紹高功率脈 衝磁控濺鍍，說明使用這方法所能預期的效果。. 2.1 金氧半場效電晶體 2.1.1 電晶體之結構 所謂的金氧半 (Metal-Oxide-Semiconductor, MOS) 電容是由金屬-氧化 層-半導體在結構上堆疊而成的電容。目前日常使用的金氧半場效電晶體 (MOSFET)，大多是用已重摻雜的多晶矽 (poly-silicon)來替換金屬作為閘極 材料，而傳統氧化層的材料大多為二氧化矽，其作用為電容器中的介電層 (dielectric layer)，下層以矽作為基極 (substrate)，而上層的多晶矽則是作為閘 極 (gate) 用 。 此 種 電 容 器 會 以 其 介 電 層 之 厚 度 (thickness) 與 介 電 常 數 4.
(15) (Dielectric Constant)來決定電容值，它的剖面結構如圖 2-1 所示。通常在操作 電容器時，會將基極接地，並對閘極施加偏壓，此時氧化層下方的基底 (半 導體)會因為受到氧化層之閘極偏壓所影響，產生出等量的感應電荷來維持 元件的電中性，藉由這種方式，我們可以自由改變半導體中電荷分布的狀態。. 圖 2-1. 金氧半 (MOS)元件結構剖面示意圖. 圖 2-2 為一 n 型金氧半場效電晶體 (n-type Metal-Oxide-Semiconductor Field Effect Transistor, n-MOSFET)的結構剖面示意圖，與圖 2-1 的 MOS 電容 最大的差異是在通道區域的左右兩端分別多了源極 (source)和汲極 (drain) 兩個重摻雜區，總結來說，MOSFET 為一個有四端接點的元件。多源極的主 要目的在於提供給元件多數載子的來源，而汲極的目的則為了接受多數載子。 5.
(16) 另外，在不同地方使用不同的摻雜類型，將會形成各種所需類型的 MOSFET。 單就 n-MOSFET 來觀察，其基板的部分為 p 型，另外在閘極、源極和汲極的 部分則是使用了重摻雜 n 型 (即 n+)；反之，在 p-MOSFET 中，基板部分使 用 n 型摻雜，其他部分使用重摻雜的 p 型。 上述所提的 MOS 電容器即為電晶體的核心結構，因此對各個端點施加 適當的偏壓 (bias)的情況下，MOSFET 就能夠產生出開關的特性。以 nMOSFET 為例，當對閘極 (輸入端)施加一個大於臨界電壓 (threshold voltage, VT)的正偏壓時，基板與氧化層接觸的表面將會產生一層由電子所形成的反 轉層 (inversion layer)，此反轉層在源極和汲極之間形成能夠讓載子 (carrier) 流通的通道 (channel)，此時電晶體處於開狀態 (on state)；相反的，當閘極 電壓 < 臨界電壓或無施加偏壓時，無法造成反轉層通道形成，源極和汲極 之間並無導通，此時只有極少量的漏電流 (leakage current, Ioff)會存在，此時 的電晶體處於關狀態 (off state)，由此可知，我們控制元件開關狀態的關鍵 在於反轉層通道的形成與否[1]。. 6.
(17) 圖 2-2. n 型金氧半場效電晶體 (n-type MOSFET)結構剖面示意圖. 2.1.2 電晶體之操作性能 對於電晶體來說，在各個端點施加不同偏壓條件下，其操作性能就會展 現出相異的表現，我們常會利用特定的電流-電壓特性，來判斷一個電晶體性 能的優劣。 MOSFET 的輸出特性 (Output Characteristics)是由汲極電流 (ID)和汲極 電壓 (VD)所構成的曲線，當我們要討論輸出特性時，可以將曲線劃分成三個 不同的主要區域，分別為截止區 (Cutoff Region)、線性區 (Linear Region)以 及飽和區 (Saturation Region)，如圖 2-3 所示，這是建立在使用理想長通道電 晶體元件的假設來探討不同區域電晶體的特性。. 7.
(18) 圖 2-3. 理想 n-MOSFET 輸出特性 ID−VD 圖. 一開始，在閘極電壓尚未達到臨界電壓時 (VG <VT)，由於氧化層下方的 基板表面尚未形成通道，源極與汲極之間並無導通路徑產生，因為假設在使 用理想長通道電晶體元件，所以在不考慮漏電流的狀態下，無論汲極電壓值 為何，汲極電流一律為零，電晶體此時會稱操作區域為截止區。 當閘極電壓超過臨界電壓 (VG >VT)，基板的表面將會因此產生反轉，出 現反轉層，此反轉層會成為載子的導通路徑，若汲極電壓小於閘極電壓減臨 界電壓 (VD < (VG−VT))，汲極電流和電壓的關係會呈現出近似線性的曲線 (實際上是一個拋物線)，此時的操作區域稱作線性區，公式(2.1)為電晶體操 作在線性區的汲極電流表示式。. ID = μCox. W L. [(VG − VT )VD − 8. VD 2 2. ]. (2.1).
(19) ID 為汲極電流，μ 為載子遷移率 (Carrier Mobility)，Cox 為氧化層電容值， W 為反轉層的通道寬度，L 為反轉層的通道長度，VG 為閘極偏壓，VT 為臨 界電壓，VD 為汲極偏壓[1]。 另外我們會以閘極電壓減去臨界電壓的值用 VDsat 表示，當作通道開啟 時，線性區與飽和區的臨界點，如公式 (2.2)所示：. VDsat = (VG − VT ). (2.2). 在與上述相同的閘極偏壓條件下，當 VD ≥VDsat 時，電晶體的操作區域會 進到飽和區，這時的汲極電流會以公式 (2.3)作為其表示式，從此處可以發現 到汲極電流不再隨著汲極電壓的增加而線性增大。但是在實際(非理想)的短 通道元件中，會因為通道長度調變 (Channel Length Modulation)以及汲極引 起的位能下降 (Drain Induce Barrier Lowering, DIBL)效應等等的影響，使飽 和區之汲極電流還是會有持續的些微上升[1]。. 1. IDsat = 2 μCox. W L. (VG − VT )2. (2.3). 2.2 高介電係數材料 跟隨著筆記型電腦、平板設備等等的效能、功能不斷進步，各界對於產 平的需求越來越多，另外由於功用的增加，電力的要求就成了一個主要的問 題，因此對於元件耗電比例較高部分的處理、晶片架構的設計、製程的優化 等等就變成相當重要。而金屬-絕緣層-矽 (metal-insulator-Si, MIS)電容器則 因為是互補式金屬氧化物半導體 (CMOS)、電阻隨機存取記憶體 (RRAM)等 等的主要元件，成了很多學者的研究目標。當元件必須微小化時，就須要去 9.
(20) 減少元件的通道長度，但是此做法卻會造成臨界電壓下滑 (threshold voltage roll-off)、短通道效應 (short channel effect)等的影響變得更為明顯，而閘極氧 化層的厚度必須同時縮減的同時，將造成絕緣層的絕緣能力變差，使元件的 漏電流得以穿過。透過公式 (2.3)和 (2.4)可知，我們可以藉由兩種方法來提 升氧化層電容值進而提升我們的飽和電流。. Cox =. εox. (2.4). tox. 如公式 (2.3)、 (2.4)中，為了能有高性能元件的情況，可以經由以下方法改 進， (1)減少閘極氧化層的厚度，使閘極氧化層的電容能因此增加。但當做 這種改動的時候，卻會導致閘極的容易有漏電流直接穿隧 (direct tunneling)， 而漏電流會使元件損傷或者還會毀壞元件，使的運作出現問題。 (2)改變材 料，藉由閘極氧化層的介電係數變大，來增加閘極氧化層的電容。有一法為 摻入金屬到閘極氧化層去改變閘極氧化層的介電係數，這種摻雜後的材料稱 為 High-k 材料，像是二氧化鉿 (HfO2) [6]、二氧化鋯 (ZrO2) [7]、氧化釔 (Y2O3)、氧化鑭 (La2O3) [8]等等，我們會使用這些材料去取代傳統的二氧化 矽，這幾種材料都曾經被學者研究探討過，而至於二氧化鈦 (TiO2)，雖然介 電係數很大，但是能隙和介電係數是成反比，因此其過低的能隙使它並不適 合做為閘極氧化層。如圖 2-4 及表 2-1，這是本章研究的重點。. 10.
(21) 表 2-1 高介電係數與傳統 SiO2 的介電係數比較[9] Material. Dielectric (k). Band Gap (eV). SiO2. 3.9. 8.9. Si3N4. 7. 5.1. Al2O3. 9. 8.7. Y2 O3. 15. 5.6. La2O3. 30. 4.3. Ta2O5. 26. 4.5. TiO2. 80. 3.5. HfO2. 25. 5.7. ZrO2. 25. 7.8. 圖 2-4 高介電係數材料之介電係數與能隙關係圖[10] 11.
(22) 在已知這些氧化物的介電係數之後，可以進一步從公式 2.3 及 2.4 中來 計 算 等 效 氧 化 層 厚 度 (equivalent oxide thickness, EOT) 或 等 效 電 容 厚 度 (capacitance equivalent thickness, CET)[11]當做參考與比較的指標。 εSiO2. EOT = ε. oxide. × t oxide. (2.5). .. CET =. ε0 ×ksio2 ×A. (2.6). Cox. (2.3)中的εSiO2 為傳統二氧化矽的介電係數 (~3.9)，εoxide 為所使用的氧化層 High-k 材料介電係數，Cox 為氧化層的厚度；公式 (2.6)中𝜀0 為在真空狀態下 的介電係數值，k 𝑠𝑖𝑜 2 為二氧化矽的介電係數，𝐴為閘極的面積。由此公式可 推論高介電係數材料可以同時維持電荷的儲存量的狀態下去增加閘極氧化 層的厚度，讓因為厚度降低造成的影響得以降低。. 2.2.1 高介電係數氧化層材料 HfO2 在 45 nm 的晶片上，High-k 材料被大量的使用，是各家熱烈探討的重點 [7]，使用 Hf 去形成 HfO2 用在取代原氧化層，在元件上可以使閘極氧化層 具備我們所需的操作特性。HfO2 有高的介電係數 (20 到 30 之間) [12-13]和 大的能隙 (5.7 eV) [14-15]，另外，HfO2 擁有高能帶差較大，所連帶的大能障 可以阻止電子輕易的躍遷[16]，此外其在矽基板上也擁有著高熱穩定度和低 界面陷阱電荷[17]。然而 HfO2 較大的臨界電壓 (threshold voltage, VT) [7]以 及較低的結晶溫度 (crystallization temperature) (約 500 ℃)[18]在製作晶片過 程上是有負面的效果的。產生結晶的氧化層，會使電子能輕易穿隧導電形成 較大的漏電流，因此我們會再次添加一些金屬，如 Si、N、Al、La 或 Ti 等 等與 HfO2 做結合[19]來改變結晶溫度。 12.
(23) 圖 2-5. CET 和漏電流在不同的金屬 Hf 沉積厚度下的趨勢[20]. 在 2002 年時，Yamamoto 等學者用單純以 Hf 為靶材的電子槍去沉積一 層 Hf，接著通入氧氣並使用濺鍍去鍍覆出 Hf 的氧化物[20]，厚度約為 1.3 nm，再在 HfO2 氧化層下形成一層 Hf 的金屬後，對其結構特性和表面形態 的改變做觀察與探討。文獻中提出，他以控制沉積的 Hf 金屬厚度來測量 Hf 的多寡以及計算漏電流和 CET 的改變作為一個探討，圖 2-5 即為 CET 和漏 電流在不同的厚度條件下的曲線。 由圖 2-5 可以觀察出，當 HfO2 為一固定的值時，適當的沉積 Hf (厚度 1.4 nm)會讓 CET 跟著下降到最低值 (~1.3 nm)且漏電流會下降將近一個階 級。另外也可以從圖中得知 HfO2/Hf 的電容值比沒有沉積的 Hf 的電容值要 來的高，還可以用已知的氧化層厚度和氧化層電容值透過 (2.1)與 (2.3)去做 計算，發現 HfO2/Hf 的介電係數比沒有沉積 Hf 的介電係數要來的高。再者 13.
(24) 我們可以由圖 2-6 的曲線和圖 2-7 的 TEM 來推斷，未沉積 Hf 由於擁有高能 障的介面層 (interfacial layer)較厚，電子不容易越過能障，會導致漏電流較 低，然而沉積更多的 Hf 達到一定值後，雖然實際上氧化層的物理厚度增加 導致漏電流降低，但是由於氧化層物理厚度的增大，氧原子將不易與 Si 做 反應形成 SiO2，導致介面層的厚度變小。. 圖 2-6 不同的 Hf 沉積厚度所對映到的氧化層以及介面層的厚度[20]. 14.
(25) 圖 2-7 不同 Hf 沉積厚度的 TEM 圖。tHf = (a) 0 (b) 1.3 (c) 2.6 (d) 3.9 nm[20]. 2.2.2 高介電係數氧化層材料 ZrO2 ZrO2 擁有良好的高介電常數 (~19-25)[21]，寬的能隙 (5.1-7.8 eV)[22]， 除此之外在西元 2000 年時，W. J. Qi 等人發現當把 ZrO2 沉積在 Si 基板上 (厚度~25-80 Å)時，可以擁有較薄的 EOT (< 11 Å)，也能在偏壓為-1.5V 時有 低的漏電流 (1.9x10-3 A/cm2)[23]，如圖 2-9。 從文獻中可看出使用高介電係數的 ZrO2 去做為氧化層讓物理厚度確實 的增加，這可以有效的使通道內電子直接穿隧出現的機會減小，另外 ZrO2 的 高能障也能使電子難以越過，漏電流也會因此變小。而透過 TEM，如圖 210 能清楚看到，在經過高溫退火 (700 oC)後的非結晶 ZrO2 的結構，會讓電 子不易通過，比起傳統的氧化層 SiO2，更能有效的提高結晶溫度。 然而文獻提到底下因腔體內部存在充足的氧氣，會和 Si 基板形成厚度 約為 9 Å的 SiO2 介電層，這層介電層能讓 ZrO2 與 Si 基板不產生化學反應生 成 Zr 的矽化物。但若未有氧氣使介電層的增長，ZrO2 在高溫下還是有可能 會形成 Zr 的矽化物。. 15.
(26) 圖 2-8 Pt/ZrO2/p-Si 結構，EOT 為 10.6 Å與 13.8 Å時的 J-V 曲線[23]. 圖 2-9 Pt/ZrO2/p-Si 結構，ZrO2 與 9 Å 退火溫度 700 oC 後的 TEM 圖[23] 16.
(27) 就如前述，ZrO2 跟其他的高介電係數材料比起來，具有較高的熱穩定 性[24]，且文獻中也提到，在退火溫度介在 700-880 oC 之間時，有學者探討 過 ZrO2 表面與 Si 基板的反應。但是，在高溫熱退火的情形下，ZrO2 會與 Si 基底結合成 ZrSixOy，因此在西元 2000 年 W.J. Qi 等人直接用 Zr (純度 99.7%) 和 Si 並在過程中通入氬氣和氧氣，直接沉積在 Si 基板上[25]。為了避免在 反應過程中的 SiO2 會在氧化層裡沉積，所以讓 Zr 維持在最大化學劑量使其 能形成 ZrSiO4 以阻止 SiO2 的沉積，等 Zr 與矽化鹽類結合後，再去做電性與 物性的測量與分析。透過 TEM 圖 2-10 可以看到，在經過高退火溫度 800 oC 後並通入 30 秒的氮氣，可以看出 Zr 形成的矽化物相當穩定，並沒有產生結 晶的情形；此外，我們由圖中也能明顯的看出 Zr-silicate 呈現單一層，且在 與 Si 之間有良好的介面層。. 圖 2-10 約 50Å 厚的 Zr-silicate (12%Zr) 沉積在 Si 基板上，且經過 800 oC 的高溫熱退火後並通入 30 秒的氮氣，TEM 圖[25]. 17.
(28) 接下來測量氧化層的介電常數，可以發現到介電常數會隨著 Zr 的含量 增加而增加，如圖 2-11 所示。理想的數值含量約為 15 %的 Zr 矽化物下，有 文獻提到約為 12.7[26]。所以經由圖 2-11 的結果表示，此篇很接近理想的介 電常數數值。 從以上可以得知，Zr 雖然在高溫時會與 Si 產生反應形成矽化物，但在 經過實驗可以得知此矽化物與傳統 SiO2 在不增加 EOT 的情形比較下，也能 達到降低漏電流以及高溫熱穩定性的效果，而且最重要的是在氧化層中，亦 能減少介面間的陷阱電荷和在高溫下 (1000 oC 以上)也可以保持非結晶相， 使得漏電流降低的特質。 然而，Zr-silicate 氧化層並沒有比 ZrO2 氧化層好，2000 年時， Yamaguchi 以他所採用的 PLD-ZrO2 (ZrO2/ Zr-silicate/ Si) 和濺鍍 ZrO2 (ZrO2/ Si)兩種結 構測試來看[27]，以能障圖 (圖 2-12)來看，Zr-silicate 的能障來的比 ZrO2 小， 也就是說兩個相較起來，純以 Zr-silicate 當氧化層時電子更容易越過。再者 透過漏電機制圖 2-13 來比較兩者電子能障的差異就更能清楚看到，在 ZrO2/ Zr-silicate/ Si 的結構上很明顯的能障小了，但以 EOT 為主要來看，在 ZrO2/ Zr-silicate/ Si 的結構上 EOT 較小，是其介電係數較高所導致。所以雖然會形 成 Zr 矽化物降低能障，但是綜合而言還是帶起其介電常數 (~11)，亦改善了 SiO2 結晶的缺點。. 18.
(29) 圖 2-11 Zr-silicate 中 Zr 的含量與其 k 值的曲線[27]. 圖 2-12 結構 ZrO2/ Zr-silicate/ Si 的能障圖[27]. 19.
(30) 圖 2-13 閘極的電流值 (a)在 PLD-ZrO2 結構在閘極加上正電和負電所測 量的電流值以及能障分別為 (~0.8 eV)以及能障 (~1.0 eV)[27]. 圖 2-14 閘極的電流值 (b)在 Sputter- ZrO2 結構在閘極加上正電和負電 所測量的電流值以及能障分別為 (~0.8 eV)以及能障 (~1.0 eV)[27] 20.
(31) 然而在電流方面，由 2007 年 C. H. Liu 等學者製備了 Al/ ZrO2/ p-Si 的結 構，來做研究與探討 ZrO2 的電性[28]。過程是使用 RF 磁控濺鍍系統，在室 溫下沉積 ZrO2 在 Si 基板上，形成一厚度為 26 nm 的晶片，且固定其通道尺 寸為寬 100 μm 和長度為 3~40 μm 的範圍，研究其輸出特性 (IDS-VDS)、轉移 特性 (IDS-VGS)和次臨界特性 (subthreshold characteristics)的曲線變化。整理 之後，輸出特性可以依公式 (2.3)來看，想要有汲極電流 (ID)，就必須形成通 道，也就是必須要滿足閘極偏壓 (VG)大於臨界電壓 (VT)的條件，可以藉由 調整施加的閘極電壓，去控制整個電晶體之汲極電流，此方式被使用在電晶 體元件之開關的重要技術。 再來所謂的次臨界特性，主要是用在描述開關 (switch)的開啟 (on)與關 閉 (off)的特性；並定義一次臨界斜率 (subthreshold slop, S.S.)。由結果圖 214 來看，理想的次臨界斜率約為 60 mV/dec~120 mV/dec [1]，此次的臨界斜 率為 117 mV/dec，這表示當 VG 改變 117 mV 將導致次臨界電流 ID 同時改變 一個數量級，由公式(2.7)我們又能知道 S.S.即為次臨界特性之曲線斜率的倒 數值，因此如果能使次臨界斜率變小，就能得到較好的開關特性。 S. S. ≡. ∂VG. (2.7). ∂(logID ). 然而也可以從文獻中得知，當 VD = 0.05 V 時，他的 IOn/IOff 約為 105~106。 另外 ZrO2 在 500 oC 熱退火且未結晶的情形下，是一個良好的電流開關。IOff 是設定在 VG 為 0 的情形下，量測到的汲極電流；而 IOn 為則是設定在 VG=VDD 時所測量的汲極電流。再由此圖可以得知 VT 約為-0.5 V，然而 VT 太小卻會 產生大量的漏電流，故我們能藉由調整金屬與 Si 基板的功函數Φ𝑚𝑠 來調整 VT。. 21.
(32) 圖 2-15 ZrO2 在退火溫度 500 oC 情況下的 ID-VG 轉移特性曲線圖[28]. 22.
(33) 2.3 磁控濺鍍系統 最近幾年，業界對於晶圓的加工，使用了許許多多不同的製程，其中， 磁控濺鍍是一種已經被廣泛運用且有一定成熟度的技術，他被使用的範圍包 含在各式薄膜以及元件。濺鍍製程就是在一個真空腔體中通入氬氣 (argon)， 並外加一個高電壓，將氬氣解離成氬正離子，此氬正離子會受到靶材處的負 極所吸引，而去加速撞擊把材的表面，藉由快速的離子衝擊將把材表面原子 轟擊出來，遭受轟擊而出的原子會沉積到目標基板上，之後經由附著、吸附、 表面遷徙、成核等過程後，將會在基板上慢慢形成與靶材成分相近的薄膜， 這就是濺鍍製程。在業界的生產上，有時某一些化合物薄膜的製程需要基材 在極低溫度的環境下進行，其他製程不易達到這個條件，而濺鍍法除了能達 到條件之外，還幾乎可以製造各種性質、成分的化合物薄膜以及合金薄膜， 因此在業界的使用率也因此相當卓越。 濺鍍薄膜的方法有相當多種，其中包含射頻二極體 (RF diode)、三極體 (triodes)、離子束 (ion beam)、雙離子束 (dual ion beam)以及磁控 (magnetrons) 系統等等。 其中磁控濺鍍的原理是在靶槍上設置一組磁場，以磁場來拘束靶材表面 電子運動的途徑，電子在此拘束下會以螺旋狀的方式移動，借此增大了電子 的平均自由路徑，因此提高了電子與工作氣體 (通常是 argon)碰撞離子化的 機率，再經由異常輝光放電而形成高密度電漿，在靶材表面形成負電位電漿 鞘 (cathode sheath)。而受到正離子 (通常是 Ar+)所轟擊並濺射出來的原子， 具有 1-10 eV 之間的能量，會沉積在基材表面。而電子則會因為電磁場的影 響，在不斷消耗能量以後，才抵達基材的表面，因此磁控濺鍍可以具有高能 量與低溫度的兩大特點[29]。磁控濺鍍從 1996 年自貝爾實驗室發展至今，幾 乎可以在任何的基板上沉積幾乎所有材質之薄膜，使用的地方也已經廣泛到 各個領域，而隨著電源以及靶材的推陳出新，其技術成熟度也達到一個巔峰， 23.
(34) 對於大面積、高品質、高產能的鍍膜製程來說，磁控濺鍍已經是相當的主流 了。[30] 以磁控濺鍍沉積而成的薄膜，其微觀結構受基板溫度的影響是非常大的， 當溫度低時，則薄膜會呈現一個柱狀且有空隙的結構，形成的原因是在薄膜 沉積時，分子、原子的擴散遷移率不足，使的以沉積部分對未沉積的地方造 成陰影效應；當溫度高時，分子、原子的堆積密度就會增加且呈現多晶態， 這是因為濺鍍沉積本來就是以島狀結構長成，也因此存在著許多晶界。而在 整個濺鍍過程中，除了基板溫度之外，電源的輸出功率和工作氣壓也是很有 影響的，當功率大且壓力低時，其高電壓會使濺射離子與二次電子具備較高 的能量，能量的強弱會影響到整個腔體的環境與基板的溫度，也會牽連到基 板的成長，當能量不足時，薄膜會有島狀不均勻的情形出現；而能量太強時， 又會造成品質有缺陷，因此調整出適合的參數是非常必要的。 傳統的磁控濺鍍有直流式 (direct current sputtering, DC)和射頻式 (radio frequency sputtering, RF)兩種電源，前者主要的針對對象為金屬等導電靶材， 而非導體就必須使用後者來製作。就鍍覆的效率來看，直流式的濺鍍遠大於 射頻式的，另外一方面，非導體靶材在製作上難度較高以及價格也較為昂貴， 而導熱性方面表現得又不好，在承受高功率電源時，有容易會有龜裂的現象 產生。因此，在高產能的磁控濺鍍系統會採用直流濺鍍系統而非射頻製程， 如此不但可以減少磁控靶源的數量，在周邊環境需求及硬體空間設計的大幅 減少，也將可以帶來減少成本的效益。 但是傳統的磁控濺鍍系統卻會因磁力線而把電漿侷限在靶材前方，造成 基板位於低電漿密度的地方，低電漿密度 (< 1 mA/cm2)將會使薄膜結構的改 善有負面影響[31]。因此除了對於基板作加熱之外，對基板施加數十到數百 伏特的偏壓，也將可以明顯的增加沉積原子的平均能量，並顯著的影響了薄 膜的結構與特性。但是過大偏壓會使氬離子不斷的衝擊基材，進而產生出晶 24.
(35) 格缺陷、殘留高應力、使附著力下降等等副作用 [32-37]。因此最近已研發 出可提供高電漿密度且主要是金屬離子的新型濺鍍系統。. 2.4 高功率脈衝磁控濺鍍系統 在西元 1999 年，Kouznetsov 等人 [38]提出了一個創新的鍍膜技術，是 為高功率脈衝磁控濺鍍 (HIPIMS，另又稱 HPPMS)，他們在一個深 1 m， 深寬比 1:2 的導孔中濺鍍銅，發現電漿中銅離子的離化比例可達到七成之多。 從他們發表了以後，HIPIMS 這個技術開始受到了各國學者的研究與討論， Ehiasarian 等學者 [39]使用了充滿金屬離子的 HIPIMS 電漿衝擊試片 (偏壓 為-1200 V)發現有極好的薄膜附著性，而且不易產生孔洞。典型的 HIPIMS 系統就會具有很高的靶材離化率與高電漿密度，從圖 2-16 可知 [40]，HIPIMS 系統的電漿密度的可調範圍相當大，可以依 duty cycle 與 on/off time 的設定 去在此範圍內做調整，因此能鍍出符合自己所要的特性之薄膜。. 圖 2-16 HIPIMS 電漿密度與其他薄膜技術的示意圖[40]. 25.
(36) 比較最近，有關 HIPIMS 系統的沉積技術備越來越多人拿來應用，因 此 Thornton 的 Structure Zone Model 須修正加入和電漿的相關參數，從圖 ∗. 2-6 (其中的T =. 基板溫度(T) 薄膜熔點(Tm ). + 入射粒子轟擊所產生的溫度(Tpot )，E*為入射. 粒子轟擊的對數值，t*為薄膜的厚度) [41]，依著各參數間的互相關係，可 觀察歸納出下列四種狀態：. 1.. Zone 1：這個區域為處於低溫低能量的狀態，處於此區的沉積原子有遷 移率 (mobility)低、擴散力不夠等問題，其結構為鬆散的錐形柱狀，且還 有需多空孔、缺陷會存在晶粒內。. 2.. Zone 2：此處的溫度升高，連帶使遷移率增加，而結構也變程均勻的柱 狀，晶粒邊界的緻密度也有很大的改善。. 3.. Zone 3：到此區時 T*以趨近 1，表示溫度以達到很高，不斷的擴散與再 結晶將改變了薄膜的成長機制，大顆的再結晶晶粒成為了主要之結構。. 4.. Zone T：此處為夾在 Zone 1、Zone 2 間的過渡區，結構為緻密的纖維柱 狀，當入射粒子的能量提高，則邊界會朝低溫移動，這趨勢說明了入射 粒子能量的變化，會對 Zone T、Zone 1 有直接的抑制與催化的效果。. 另外也可以看到當轟擊的能量增加時，施加偏壓，薄膜的沉積速率會降 低，全部區域的邊界也都往低溫的地區偏，若再進一步加強能量，就可以將 此法應用到表面蝕刻技術上。. 26.
(37) 圖 2-17 Thornton 的 Structure Zone Model 示意圖[41]. 2.4.1 高功率脈衝磁控之電源系統 高功率脈衝磁控之電源系統與傳統的磁控濺度系統是有很多差異的 (表 2-2)，系統的電壓供給是以脈衝的形式來產生的，給靶材的功率密度通常是 在數 kW/cm2 以上，同時又必須注意靶材的平均功率，須維持的和傳統磁控 濺鍍系統差不多，大約為數 W/ cm2，如此可達到避免靶材過熱造成磁鐵與 靶槍受到毀壞的優點。HIPIMS 電源系統的配置圖如圖 2-18 [42]所示，直流 電源對著脈衝系統的電容器充電，在以高速的開關切換，在短暫的脈衝時間 中將電源給與靶槍，產生出瞬間的高電流與高功率。. 27.
(38) 表 2-2 傳統濺鍍系統與 HIPIMS 系統的比較. DC sputter. HIPIMS. Peak power density. 1 kW/cm2. MW/cm2. Peak current density. mA/cm2. 2-5 mA/cm2. Plasma density. 1016/m3. 1019/m3. Duty cycle. 70-80%. 70-100%. Ionization. 1-5%. > 50%. Average ion energy. 2-10 eV. 10-100 eV. Iozized species. Gas ions. Metal ions. Deposition rate. 1. 10. Macroparticles. No. Yes. 圖 2-18 HIPIMS 電源系統的配置圖[42]. 傳統磁控濺鍍與 HIPIMS 在使用時，靶材上的電流密度 (I)與靶材電壓 (V)之間的關係可從圖 2-19 觀察到。當 V= 650 V 時，I-V 曲線的斜率會是 1，表示電子被靶槍拘限的現象在此時消失了[39]。. 28.
(39) 圖 2-19 HIPIMS 電流電壓[39]. 一般的濺鍍技術不論在被金屬薄膜或是氧化物薄膜，經常都會需要通 入氬氣之外的反應式氣體 (如氧氣或氮氣等等)，欲藉著與氣體產生反應來 生成所需要的薄膜，但這同時也會有使靶材表面容易被反應氣體給覆蓋的 風險，進一步因為電荷累積導致電弧現象 (arcing)的產生，發生電弧現象是 一個不好的情形，電弧有可能會傷害到電源供應器或者是靶槍，薄膜表面 也會因此附著上較為粗大的粒子，造成表面品質降低 [43]，而在 HIPIMS 系統的瞬間高尖峰靶電流會使電弧現象出現的頻率更加頻繁 [44]。為了避 免電弧現象的產生，使用較短的脈衝時間或者是提高工作週期都能達到降 低機率的效果 [45]。圖 2-20 是一典型 HIPIMS 電源工作的靶電流、靶電 壓、時間的關係圖，從圖可知 HIPIMS 系統瞬間可以產生幾乎 150 A 的尖 峰高電流 [42]。. 29.
(40) 圖 2-20 典型 HIPIMS 電源工作的靶電流、靶電壓與時間的關係圖[42]. 2.4.2 脈衝製程 之所以會使用高功率脈衝電源系統來取代一般直流磁控濺鍍的原因，就 是因為高功率脈衝電源系統的時間比 (on/ off ratio)與工作週期 (duty cycle) 極短 (一般小於 10%)，On time 在此表示為脈衝開啟的狀態，此時會施加數 百伏特(負值)的電壓在靶材上，而通入腔體的製程氣體即開始對靶材做轟擊； off time 則表示為脈衝關閉，此時施加在靶材的電壓會由負值轉為正值 (通 常為原先負電壓的 1/10)，或將陽極短路為零，如此可以有去除累積在靶材 表面之電荷的效果。 脈衝的種類基本上可以分為三種模式：單極 (Unipolar)脈衝、雙極 (Bipolar)脈衝以及脈衝包 (Pulse Packet)。所謂的單極脈衝就是其正負極性並 不會改變，可以用在單靶或雙靶；而雙極脈衝就是用在雙靶，兩隻靶輪流變 換成陰陽極，脈衝的形狀並沒有固定，可以為對稱或非對稱；脈衝包則是指. 30.
(41) 其中一靶先受到特定數量的脈衝激發，再轉由另一個靶受到脈衝激發，跟著 週期作循環。 脈衝開啟時間 (on time)與脈衝週期的比值稱作工作週期 (duty cycle)， 其計算公式就如公式 (2.8)，在短時間內 (數十微秒)可以達到數 kW/cm2 的 功率密度，其電漿的電流密度可達數 A/cm2。脈衝時間 (又稱脈衝寬度，on time)一般其值會定在 5 s 到 5000 s 之間，而脈衝頻率(frequency)定在 10 Hz-10 kHz 之間，其計算公式就如公式(2.9)。. Duty cycle = t. ton on +toff. Frequency = t. × 100%. 1. (2.8). (2.9). on +toff. 在 HIPIMS 系統濺鍍薄膜時，將某一個給予系統的能量設定為定值 (例 如：平均功率、平均電流或電壓等)，調整不同的脈衝時間將會對靶材電壓與 靶材電流有很大的影響。由圖 2-21 中可以發現，當將 on-time 時間固定或是 off-time 時間增加，都會使電壓電流有顯著的上升，而波形也會因此有所改 變[42]。Konstantinidis 等人研究發現，在固定功率下，使用極短的 On-time 時間 (< 50 s)，當由 5 s 增加到 20 s 時，主要參與濺射的原子從氬離子慢 慢轉變成金屬離子，形成自濺 (self-sputtering)效應[38]。在 HIPIMS 技術中， 自濺效應是常常被提及的一個現象，因為這就是使 HIPIMS 有高離化率的主 因。在濺鍍時，會因為提高靶放電的尖峰電流密度，而導致濺射量提升及電 漿鞘 (plasma sheath)變厚，使得濺射原子的離化率提高，更多已離化的濺射 原子會再再回撞靶材，讓金屬離子大量增加，進而也提高了自濺效應。但是 也因為 金屬 離子 的 增加， 使得 被負 電 壓的靶 槍吸 引的 量 增加了 ，造 成 31.
(42) HIPIMS 濺鍍系統的濺鍍速率比傳統磁控濺鍍系統還慢，大約為傳統磁控濺 鍍的 20-80 %[46-48]。. 圖 2-21 脈衝 on/off time 對靶電壓及靶電容的變化圖[42]. 2.5 奈米壓痕 近年因為在微機電、光電、半導體元件等產品微型化的需求，奈米科技 的研究與發展得到了很大的重視，當材料結構接近奈米尺度時，常會因製程 上或使用中之應力，造成薄膜破損、接面脫離、應力遷移等等的機械性毀壞， 所以為了有效提升使用壽命，同時具備高硬度、耐磨損等需求，就會由奈米 壓痕測試去了解金屬薄膜、介電薄膜等各種薄膜材料之特性分析，當此試驗 方法能有好的研發與推廣時，元件產品尺寸縮減、元件性能提升等等的效益 就會連帶發生。對於奈米材料的製程良率與使用壽命，機械性質是重要的考 32.
(43) 量因素。早期認為材料機械強度是不會跟隨著尺度變化而改變的性質，因此 部分學者認為奈米材料與塊材在機械性質的差異是由於測試過程或誤差所 導致。但在近期的研究中發現當材料縮減至微/奈米層級時，機械強度確實 會隨尺度改變，連應力應變曲線也會有明顯不同。因此在這方面利用奈米壓 痕測試可以進一步觀察曲線起伏及周圍形變狀態的探討。. 2.5.1 奈米壓痕理論 傳統上在針對塊材 (bulk)的機械性質描述中，對於硬度的試驗是相當常 用的實驗，所謂的硬度定義為材料表面抵抗塑性變形的能力。 在許多種硬度試驗之中，壓痕硬度試驗 (indentation hardness test)是最常 使用的方式，其的操作原理是以靜力或動力造成一負荷，使材料產生永久變 形所施加的外力。其中較具代表性的有洛氏 (Rockwell)、維氏 (Vickers)及奈 米壓痕 (nano-indentation)等等。然而，在厚度介於 100 nm 至 100 µm 之間 的薄膜來說，洛氏硬度試驗的施加荷重在 60 kg 以上，維氏硬度試驗的施加 荷重在 5 kg 以上，因此這幾種試驗法均無法使用在現行的薄膜硬度的量測， 最近也因為科技發展對薄膜的需求，奈米壓痕試驗對於薄膜硬度之探討與開 發便逐漸受到關注。. 2.5.2 薄膜機械性質之量測 硬度 (hardness，H)與彈性模數 (elastic modulus，E，又稱楊氏係數， Young’s modulus)是最常會用壓痕荷重與位移去得到的機械性質。最常使用 的操作流程是將壓痕時負載和卸載之全部荷重對位移的曲線記錄下來，依彈 性變形的模式，求取最大荷重時之接觸面積與彈性模數的關係，再由壓痕器 的面積函數關係來估計接觸面積。得到的接觸面積，就能與施力去計算出硬 度與彈性模數。由上述可知，彈性接觸間的變化會在分析過程中扮演關鍵因 33.
(44) 素，這方面的討論起初在十九世紀末由 Hertz 提出，Hertz 在不同半徑、不 同彈性常數之兩個球面間的彈性接觸問題去做研究，他採用的這個方法已經 在接觸力學 (contact mechanics) 領域成為許多實驗與理論工作的基礎。之後 Tabor 和 Stillwell 在較早期的壓痕實驗中觀察到，非剛性壓痕器 (non-rigid indenter)對於載重-位移行為的影響，可藉由定義一個變形模數 (reduced modulus，Er)，去找出之間的關聯，而引導出的方程式為：. 1 Er. =. (1−s 2 ) Es. +. (1−i 2 ). (2.10). Ei. Es 與s、Ei 與i 分別為試件 (specimen)、壓痕器 (indenter)的彈性模數與帕 松比 (Poisson’s ratio)。 以壓痕試驗所得的載重-位移曲線做為量測薄膜彈性模數的工具，在 1970 年代初被廣泛的討論，Bulychev、Alekhin 和 Shorshoro 等人做奈米壓痕 研究測得如圖 2-1 所示的壓痕載重-位移曲線。hmax 為最大壓痕位移，hf 為卸 載後的殘留壓痕深度，S 為初始卸載勁度 (initial unloading stiffness)。接著以 下列方程式來分析：. dP. 2. S = dh = √π Er √A. (2.11). S = dP/dh 為初始卸載曲線量測所得的勁度，在卸載曲線的上部做一條切線， 並以此直線的斜率為作為初始卸載勁度 (如圖 2-22 所示)；Er 為變形模數， A 為接觸面積 (contact area)。經由量測初始卸載勁度，並假設接觸面積等於 投影面積，便可推導出變形模數 Er，當壓痕器的彈性模數與帕松比為已知， 概估試件的帕松比，由方程式 (2.10) 計算可得試件的彈性模數。方程式 34.
(45) (2.11) 源自於彈性接觸理論 (elastic contact theory)，原來是由圓錐形壓痕器 推導而來，Bulychev 等學者証明了在球形與圓柱形壓痕器同樣可以適用， Pharr、Oliver 和 Brotzen 等學者之後也驗證了方程式 (2.2)可被應用於任何使 用平滑函數之旋轉體 (a body of revolution of a smooth function)描述的壓痕 器。 在一般薄膜的硬度會定義為在最大負載下，材料能支撐的平均壓力 (與傳統 塊材硬度之定義相同)求得。如下式：. H=. PMAX. (2.12). A. A 為在最大負載 Pmax 下，壓頭接觸面的投影面積。由以上的分析過程可以發 現，確定接觸面積和如何有效率的量測初始卸載勁度是相當重要的問題。. 圖 2-22 壓痕載重-位移曲線圖. 35.
(46) 2.6 影響奈米量測薄膜的因素 2.6.1 尺寸效應 在做壓痕試驗時，通常都會主觀的認為對一薄膜施加不同荷重或不同的 下壓深度時，應該會得到近似的硬度值，但當實際量測時卻會發現出來的值 卻會有相異，這有可能就是壓痕尺寸效應所造成的。有可能是某些原因形成 此現象，如接觸面積的變異、表面生成氧化層、有殘留的應力應變在試片表 面、接觸面積函數的計算出現誤差或是壓痕探針有缺陷造成接觸面積的不確 定等等原因[49]。其中接觸面積的計算誤差是最常造成尺寸效應影響的因素。 如圖 2-23 所示，利用奈米壓痕機量測薄膜時，量測到較淺的深度時，所得到 的硬度會得到較高薄膜硬度，這是因為在較淺的壓痕深度下，實際壓痕投影 面積會比理想預測之壓痕投影面積來的大，因此會錯估了薄膜的硬度值，此 即為壓痕尺寸效應。由於實際的接觸面積會隨著壓痕深度的增加與理想預測 的接觸面積接近，所以硬度值會随著測量壓痕深度的增加而微量的減少並趨 於一穩定值。. 圖 2-23 尺寸效應示意圖 36.
(47) 2.6.2 表面粗糙度效應 (surface roughness) 當試片的表面不平坦時，探針尖端與試片表面的接觸便不是單一的接觸， 而是多點的接觸，當多點接觸時的接觸面積會較單點接觸時來的小，因此負 載所造成的位移會比單一接觸時的誤差還大，如此會使得接觸面積被高估， 連帶使得到的硬度及彈性係數值變小。若要降低表面粗糙度效應對奈米壓痕 實驗的影響，除了使試片表面更平坦，壓痕尺寸亦或是壓痕深度相對於表面 粗糙度就必須非常大。 許多文獻皆指出表面粗糙度會對實驗的影響[50-53]，根據粗糙度理論， 表面粗糙度必須小於壓痕深度的 20 %，才能有效避免表面粗糙度對材料機 械性質的影響。. 2.6.3 底材效應 (Substrate effect) 由於奈米壓痕機主要量測的在於薄膜之機械性質，尤其在針對奈米級厚 度的薄膜之量測，但在對於此極薄的厚度時，奈米壓痕系統所量測到的數值 極容易受底材的影響[54]。 薄膜與基材間之交互關係可能鍍硬薄膜在軟基材上，也可能是軟薄膜鍍 在硬基材上，所以當薄膜硬度比基材硬度低，且壓深小於薄膜厚度時，薄膜 受力後的塑性變形只侷限在薄膜，受到基材影響較小；在另外一方面，當薄 膜硬度較基材硬時，當薄膜受力後，外力不易被薄膜的形變吸收，故塑性變 形之區域容易牽扯到基材，因此薄膜硬度會受底材影響。 因此不論薄膜與基材之間的材質為何，若欲避免基材效應，壓痕深度應 小於薄膜厚度之 1/10，如此方可避免量測之薄膜性質受底材之影響。. 37.
(48) 2.6.4 擠出和沉陷效應 (pile-up & sink-in effect) 用 Oliver 和 Phar 的理論所做的實驗，對大部分的材料來說，精確度應該 都可達 90 %。但是在奈米壓痕實驗時，卻常因為發生擠出現象 (pile-up)與 沉陷現象 (sink-in)，如圖 2-24 所示。 擠出現象會使實驗時測得的接觸面積比理想值來的大的許多，導致計算 出的機械性質會有誤差，沉陷現象則會造成相反的情形，此兩種現象所造成 接觸面積的計算偏差可以很大，最多差到 50 %。由於 Oliver 和 Pharr 的理 論是以純彈性的接觸去推斷，因此能估計到的只包含了沉陷現象而沒有包含 擠出現象。而在現實材料卻為彈塑性的接觸，有可能產生擠出現象或沉陷現 象，都會使實驗所得的機械性質有變異出現[55]。 在許多的分析結果中顯示，不論是發生擠出現象或者是沉陷現象，在 hf / hmax < 0.7 時，影響並不會很顯著。hf 是試驗過程最後壓痕的深度，而 hmax 為實驗中探針最深的位移。. 圖 2-24 擠出和沉陷效應示意圖[56]. 38.
(49) 2.7 總結 綜合上述的材料分析以及測試方法，發現透過這些高介電係數材料 (ZrO2)的特點，可以改善傳統二氧化矽的缺點，使在製作元件時能達到需要 的規格。本章重點是放在高功率脈衝磁控濺鍍以及一般磁控濺鍍兩種製程方 法的比較，了解兩者之間的不同會對試片所造成的影響程度，推測透過這些 基礎的概念差異，能否使試片有較好的性質表現。另外透過物性電性的量測， 並留意測量時是否會有特別的效應使數據產生變異，得到的數據關係去帶入 飽和電流公式，觀察其與電容、硬度的變化是否有相同趨勢，預期能運用此 趨勢所做出的改變，讓製作元件上能使效能達到最大化。. 39.
(50) 第三章 實驗方法 經過文獻的引領，可以發現鋯在地球上的含量不少，因此有許多篇論文， 已經針對用二氧化鋯 (ZrO2)來替代閘極介電層進行研究。就如同第二章的介 紹，二氧化鋯是眾多高介電係數閘極介電層的材料之一，在學界或業界都時 常拿來應用，另外二氧化鋯具備了許多高介電材料需要的材料特性，所以這 次實驗就以二氧化鋯做為我們的氧化層。. 3.1 實驗原理 在半導體的範疇內，為了使材料可以達到我們需要的特性，會在材料的 上面用適當的方法去附著上他種類型的薄膜。而本研究是在矽基板上沉積極 薄的高介電係數薄膜。沉積薄膜的方式大致上有兩種，分別是物理氣相沉積 法 (physical vapor deposition) 以 及 化 學 氣 相 沉 積 法 (chemical vapor deposition)， PVD 是在腔體內通入氬氣，外加一個電壓，使氬氣解離成離子， 而氬離子會受到電極所吸引，去加速撞擊把材，靠著衝擊將靶材表面原子轟 擊出來，再沉積到目標基板上，經由附著、吸附、表面遷徙、成核等過程後， 慢慢形成與靶材成分相近的薄膜，鍍膜的成分會與靶材相同； CVD 則是使 用氣態材料，再使其和基板表面的邊界層產生反應形成薄膜。而我在此研究 採用的是物理氣相沉積法中的濺鍍製成法，濺鍍法所得到的薄膜均勻性較好 並且沉積的速率也較快。. 3.1.1 實驗的設計及流程 在這實驗裡，主要會以 MIS 電容器結構做為元件，並分別利用 HIPIMS 與 sputter 系統濺鍍 ZrO2 薄膜做為介電層，來了解硬度跟電容值是否互相有 關聯。在薄膜分別完成沉積以後，再將試片做退火處理。 40.
(51) 至於詳細的實驗步驟、示意圖、相關的製程參數則如圖 3-1、圖 3-2 與表 3-1 所示。一開始我們以 p-silicon (100) 作為元件的基板，將此基板拿去浸 泡 BOE 蝕刻液一分鐘，以去除表面的原生氧化物，之後再用 DI water 沖洗 掉試片表面微粒，最後是拿氮氣槍將表面吹乾淨。基板清洗完成後，將試片 拿去 HIPIMS 腔體 (此腔體系統為 MGS-600, JunSun Tech, Taiwan, 圖 3-3)中， 並安置在載台上並調整試片位置以後抽真空，等到真空值達到 5 × 10−6 mTorr 的真空度，加熱基板溫度到 200 ℃，並通入氬氣及氮氣到腔體 中，並以一脈衝產生器(SPIK 2000A,ShenChang Electric Co., LTD., Taiwan) 去 調整出想要的功率和工作週期來製作 7 nm 的二氧化鋯 (ZrO2) 介電層，我 使用的工作週期及功率參數如表 3-1 所示。另外，同步也用 RF sputter (HVSP450, Hope vacuum technology Co. Ltd., 圖 3-4) 來製作相同部分的二氧化鋯 (ZrO2)介電層於基板上，欲藉此來比較出 HIPIMS 系統與 DC sputter 系通製 造出來的介電層，是否會有不同的特性。在鍍完介電層後，接下來會以 DC sputter 來製作 TiN 金屬閘極 (厚度 3 nm)，而在其後將試片拿去做 800 ℃的 RTA 處理，在退火時會通入氮氣。當試片退火後，在試片上覆蓋上有直徑 100 μm、200 μm、300 μm 的圓形陣列遮罩 (mask)，並用黃光膠帶固定後，在使 用濺鍍法去鍍上鋁。這些鍍上去的圓形鋁薄膜，將會用作量測試片電性的電 極。. ZrO2 by HIPIMS or RF sputter. 圖 3-1 結構示意圖 41.
(52) 圖 3-2 製程流程圖 表 3-1 TiN/ ZrN/ ZrO2/ p-Si 之 MIS 元件各層參數. TiN System. DC. ZrO2 HIPIMS RF 300 W. Power. 100 W. 400 W 500 W 120 W. Argon. 30 sccm. 30 sccm. Nitrogen. 1 sccm. ----------. 42.
(53) 表 3-2 用 HIPIMS 系統鍍製 ZrO2 薄膜之功率與工作週期 Power – On-Off time 200 W – 50 s – 2000 s 300 W – 50 s – 2000 s. 300 W – 50 s – 4000 s. 400 W – 50 s – 2000 s. 圖 3-3 RF sputter 系統與 HIPIMS 脈衝產生器之機台樣貌. 43.
(54) 圖 3-4 DC sputter 系統之機台樣貌. 3.2 實驗儀器介紹 在製作本次實驗元件 TiN/ ZrN/ ZrO2/ p-Si MIS 電容器的過程中，為了要 準確的掌握各層膜厚厚度，會以表面輪廓儀 (-step)去做量測。而在元件製 做完後會使用快速熱退火 (rapid thermal annealing, RTA)系統對試片做後處 理，最後在有關電容器的特性分析方面，會藉由奈米壓痕試驗機的物性分析 (nano Indenter)，以及電性方面以 B1500A 半導體量測系統來測量其電容-電 壓特性(C-V)。 44.
(55) 3.2.1 表面輪廓儀 (-step) 在本實驗中會使用機型為 KOSAKA-ET3000 (如圖 3-5)來量測並掌握薄 膜厚度，此機台的測量過程是透過探針輕微的碰觸試片表面，並依序掃過整 個試片，當遇到較為低凹或是突起的地方時，探針隨之產生的起伏可以量到 步階的高低差，即可得到所要的厚度。. 圖 3-5 表面輪廓儀 -step (KOSAKA-ET3000)之機台樣貌. Probe direction. Film Substrate. 圖 3-6 表面輪廓儀 -step 的量測原理示意圖 45.
(56) 3.2.2 快速熱退火系統 (RTA) 沉積完成之後，接下來將對試片做快速熱退火。所謂的快速熱退火就是 在短時間內完成退火工作，而藉由熱退火可以修補沉積時產生的一些雜質及 缺陷，使材料原子結構可以重新排列整齊。但若熱處理的加熱時間過長，則 可能會導致材料間產生擴散的現象，而使材料性質遭受到汙染或破壞。另外 材料對高溫的忍耐程度也是影響該電容器特性好壞的條件之一，因此藉由熱 退火，可以了解該材料的熱穩定度的優劣。 圖 3-7 為本次實驗所使用的快速熱退火機台 (ARTS-150)。當試片的沉積 完成以後，會利用切割器做切割，再拿去快速熱退火，退火時會通入氮氣。 800 ℃的快速熱退火即在充滿氮氣的腔體環境中，先花 20 秒鐘升溫至 500 ℃，再以一分鐘的時間昇溫至 800 ℃，此步驟是為了要保護昇溫的感應器， 昇溫到 800 ℃以後要持溫持續一分鐘，再於充滿氬氣的腔體中放置 2500 秒， 把試片溫度降至室溫，如此可避免試片與空氣多餘的接觸造成表面的可能產 生。. 圖 3-7 快速熱退火機台 46.
(57) 3.3 電性量測實驗設備 關於電容器元件的好壞，最直觀的方法就是透過電性量測系統出來的數 據去統計，而電容器元件完成後將其拿去做C-V電容電壓，得到其電容值， 在經由統計整理去得到其趨勢，並進而推論出ID,sat。. 3.3.1 電容-電壓特性 (C-V characteristice) MIS電容器元件的 C-V特性，我們使用 Agilent B1500A 半導體參數分 析儀，在去搭配 Agilent E4980A (圖3-8)來量測，而量測的就是將兩隻探針分 別放置於上電極與下電極，接著將頻率設定為1 MHz，然後對元件施加負偏 壓到正偏壓，正偏壓到負偏壓的正反量測，同時記錄下過程的電容值。. 圖3-8 Agilent E4980 儀器圖. 47.
(58) 圖3-9 Agilent B1500A儀器圖. 圖3-10 量測電性儀器的內部放置試片圖 48.
(59) 3.4 物性量測實驗設備 在完成元件以後，我們將透過奈米壓痕試驗機的量測分析去探討他的 材料特性，並藉由硬度的改變趨勢去比較並了解相關的對應關係。. 3.4.1 萬用微奈米機械性質試驗機(universal nanomechanical tester) 在這個階段的測量，我們將使用萬用微奈米機械性質試驗機 (universal nanomechanical tester, UNAT, ASNEC)，從這台機台可以測量微硬度、奈米硬 度、楊氏模數、應力應變曲線等等的特質，此儀器的量測原理是由探針施加 一正向應力，藉由垂直方向的位移量，經由公式 (3-1)可以計算出硬度，另 外也能再配合上蒲松比 (Poission’s ratio)的數值，經由公式 (3-2)去得到楊氏 係數 (Young’s modulus)，此兩者為主要的所求。. H=A. F. (3-1). c (hc ). 上式之 H 為欲得之表面硬度 (GPa)，F 為最大施力 (mN)，hc 為到達最大施 力時所到達的深度 (m，z 方向位移量)，而 Ac 則為到達 hc 時的投影面積。. E=. (1−2 ). (3-2). 2 1 (1−i ) − Er Ei. 上式之 E 為欲得之楊氏係數 (GPa)，為蒲松比，Er 為接觸面積和接觸剛度 的計算值，Ei 壓頭的彈性模量，i 為壓頭的蒲松比。. 49.
(60) 圖3-11 奈米壓痕試驗機之儀器圖. 圖3-12 試片放置與壓頭樣貌圖 50.
(61) 3.5 總結 因為 MIS (亦稱 MOS)電容器為最基礎之元件，MOSFET 則需要對 MOS 電容做好幾個製程才能完成，所以如果能夠在鍍完介電層薄膜時，就能利用 測量硬度的變化曲線，判別此電容值之優劣，即能提早發現是否製程上含有 缺失。而電容值又可以依公式 (3-3)發現連帶對 ID,sat 會有如何的影響。因此 如果能發現此物性電性的關係，並結合半導體物理元件的基本觀念，將可以 對於往後的實驗過程做出更合理的推斷，省下很多成本以及減少資源的浪費。. 1. IDsat = 2 n cox. W L. (VG − VT )2. (3.3). 上式之n 為電子遷移率，Cox 為氧化層電容，W 為通道寬度，L 為通道長度， 而 VG 為閘極電壓，VT 為臨界電壓。. 51.
(62) 第四章 結果與討論 從第三章的介紹說明道如何從控制不同的 On/ Off time 與不同的電源功 率去製備 ZrO2 薄膜及 MIS 電容。而在本章會用電性及物性的測量儀器去測 量分析薄膜的特性。電性方面是針對電容-電壓量測 (C-V)，物性則是以奈米 壓痕測驗機去量測出其硬度 (hardness)，預計能以電容器的硬度與電容值去 比較出一個相關的趨勢，改善到更有效率的結果。. 4.1 電性量測分析 4.1.1 對二氧化鋯介電層之電容做Ｃ-Ｖ量測 對於一電容器元件來說，電容值是判斷一個元件是否成功的重要因素， 其結果會直接影響到 IDsat 的大小，因而表現出 MOSFET 的效能。 首先使用 Agilent B1500A 半導體參數分析儀，並搭配 Agilent E4980A 測試儀去量測 MOS 電容器試片，對於此試片的製備過程是在 Si 基底上以磁 控濺鍍法製備 ZrO2 薄膜，之後再在其上沉積上 TiN 作為金屬層，然後再將 試片送去做 800 ℃的快速熱退火。而後鍍上鋁電極，對此試片進行 6 到 10 次的量測，綜合並比較測量得到的曲線，以取得較為完整的數值統計。 而量測的步驟流程是將兩隻探針分別輕微接觸於上電極與下電極，並將 頻率設定為 1 MHz，電壓定在 -3 V 到 1 V、 1 V 到 -3 V 兩組來回測量， 得出曲線並討論最大電容值的變化趨勢，如圖 4-1，就是對 RF sputter 製備 的試片進行測量。. 52.
(63) 圖4-1 RF濺鍍製備 ZrO2介電層，在RTA 800 ℃，九個測量點之電容值曲線 圖 4.1.2 對用 HIPIMS 系統製備二氧化鋯介電層之電容做Ｃ-Ｖ量測 接下來使用 HIPIMS 系統製備二氧化鋯介電層在 Si 基底上，之後同樣 在其上沉積 TiN 作為金屬層，然後再拿去做 800 ℃的快速熱退火 (如表 4-1)。鍍上鋁電極以後，亦會對此試片會進行數次的量測，綜合並比較其曲 線，取得較為完整的數值統計。 統計完成後，利用 SPSS 將所有測量到的值以盒鬚圖 (Box plot)得到其 分佈狀況，並取出其中位數做比較，如圖 4-2，從圖中可以觀察到，試片 5 (RF Sputter 製備)的值明顯的低於其他 4 個試片 (HIPIMS 製備)，此現象可 以證明 HIPIMS 技術所擁有的優秀離子解離率可以使 ZrO2 的結構更加完 整、內部的缺陷也比較少，因此有比較好的電容值表現。另外由不同脈衝 53.
Outline
相關文件
You are given the wavelength and total energy of a light pulse and asked to find the number of photons it
Wang, Solving pseudomonotone variational inequalities and pseudocon- vex optimization problems using the projection neural network, IEEE Transactions on Neural Networks 17
volume suppressed mass: (TeV) 2 /M P ∼ 10 −4 eV → mm range can be experimentally tested for any number of extra dimensions - Light U(1) gauge bosons: no derivative couplings. =>
Define instead the imaginary.. potential, magnetic field, lattice…) Dirac-BdG Hamiltonian:. with small, and matrix
incapable to extract any quantities from QCD, nor to tackle the most interesting physics, namely, the spontaneously chiral symmetry breaking and the color confinement..
• Formation of massive primordial stars as origin of objects in the early universe. • Supernova explosions might be visible to the most
• elearning pilot scheme (Four True Light Schools): WIFI construction, iPad procurement, elearning school visit and teacher training, English starts the elearning lesson.. 2012 •
(Another example of close harmony is the four-bar unaccompanied vocal introduction to “Paperback Writer”, a somewhat later Beatles song.) Overall, Lennon’s and McCartney’s
