研發微電阻銲接與矽晶圓穿孔製程?應用於微系統封裝技術

國立交通大學

機械工程學系

碩士論文

研發微電組銲接與矽晶圓穿孔製程

應用於微系統封裝技術

An Integrated Resistance Welding and TSV Process

for Microsystems Packaging

研究生 : 練瑞虔

指導教授 : 陳宗麟 博士

II

研發微電組銲接與矽晶圓穿孔製程

應用於微系統封裝技術

An Integrated Resistance Welding and TSV Process

for Microsystems Packaging

研 究 生：練瑞虔

Student：Jui-Chien Lien

指導教授：陳宗麟 博士 Advisor：Dr. Tsung-Lin Chen

國 立 交 通 大 學

機 械 工 程 學 系

碩 士 論 文

A Thesis

Submitted to Department of Mechanical Engineering College of Engineering

National Chiao Tung University in Partial Fulfillment of the Requirements

for the Degree of Master of Science

in

Mechanical Engineering January 2012

Hsinchu, Taiwan, Republic of China

I

Abstract

This paper proposes a novel wafer level packaging for integrated circuits (IC) and microelectromechanical system (MEMS) devices. In this method, two wafers were bounded by resistance welding with simultaneously through-silicon-via (TSV) connection and cavity sealing. In general, bonding techniques require two bonding surfaces to be flat to have intimate contact for bonding. If the surface is rough, it needs to be conditioned. Otherwise, the bonding temperature needs to be high to soften the

bonding material, which could damage the device materials such as aluminum in circuits. In a word, the surface roughness of the bonding surface is not preferred and extra care/cost should be paid for that. The proposed IC-MEMS packaging method has the following advantages. First, it does not require flat surface for bonding. Instead, it makes use of the surface roughness of TSV for resistance welding, which achieves transient liquid phase (TLP) for wafer bonding. Second, it is a local heating process but does not require pre-patterned micro-heaters. Thus, high-temperature bonding materials can be used for better bonding properties and no extra area is needed for the deployment of micro-heaters. Third, it can achieve wafer-level testing. This fabrication/bonding process is briefly described as follows. The thickness of bottom wafer is 525 m and formed through wafer trenches. The TSV is formed by the Nickel electroplating which completely refilled those trenches and is used as an electrical interconnect between two sides of the bottom wafer. Both on the top and bottom wafers, 5m-Ni /2m-Sn standouts are created and patterned as a bonding ring for bonding two wafers together

II

later on. Note that, those Ni/Sn films can be fabricated by cheap fabrication processes because the surface roughness is not critical. After that, two wafers are brought together and a constant voltage is applied to two contact pads, which can be accessed at the bottom side of the bottom wafer. The surface roughness introduces a large contact resistance to the circuit and completes the current loop. Thus, it creates a local heater at contact points. When the temperature of these contact points reach 300℃, the Ni-Sn TLP bonding happens, which seals the gap for bonding two wafers together and complete the electrical interconnects between two wafers simultaneously. The Ni-Sn bonding took place at several contact points but many voids existed. The existence of voids was likely because we did not operate this bonding process under vacuum. More experiments are on the way to calibrate the performance of this fabrication process.

III

中文摘要

本論文利用電阻銲接的概念，將其應用於電子/微機電系統構裝技術上。其作

法是在一晶圓上設計「接合環」（bonding ring）與 TSV（Through Silicon Via）等金

屬結構；在另一片設計晶圓上的金屬電極分佈，設計另一片晶圓上的金屬電極分 佈，使得當這兩片晶圓相接合時，發生金屬/金屬接觸。由於金屬/金屬接觸面的接 觸電阻高，因此可利用電阻銲接來做局部加熱接合環結構的金屬/金屬接觸面以及 TSV 結構的金屬/金屬接觸面，進而進行瞬間液相(TLP, Transient Liquid Phase)接合。

透過接合環的接合可以完成兩片晶圓的氣密性接合；透過TSV 的接合可以完成 IC 電路與MEMS 元件電性的連結。接合環與 TSV 的接合可以設計成同時完成或是分 開完成，待二者的接合完成後即完成了電子/微機電系統的封裝。惟若要同時完成 氣密接合與 IC-MEMS 元件電性連結，在接合前接合環與 TSV 必須藉由金屬導線 的定義使之連結成電路的串聯模式，在接合完成後，必須重新定義金屬導線，將 接合環與TSV 的電性分開，或是將不同的 TSV 之間的電性分開。 本論文研發此新技術的優點是：（1）接合金屬的接觸面不需要平坦化、去氧 化層、等特別處理。（2）本作法屬於局部加熱，因此局部的接合溫度可以較高而 不會損壞 IC 電路或是 MEMS 元件，所以接合金屬的選擇更具多樣性。（3）本作 法利用局部加熱方式進行接合，但是不需要在晶圓上製作微加熱器，可以節省晶 圓面積。（4）本作法可進行晶圓層級的封裝，且封裝完成後的電性輸入／輸出點 皆在晶圓的外露面，因此可以進行晶圓層級的測試。 而本研究也重工在兩晶圓試片分別電鍍有 Ni(5 μm)/Sn(3 μm) 作為環狀接合結 構，在兩互相對準加壓後，透過TSV 垂直式導線輸入固定電壓 3.5V，電流變化介

IV

於4~2A，在維持加熱 1hr 後可成功以局部加熱的方式進行瞬間液相接合，等待試

片冷卻後，進而完成封裝，證實此封裝方式的可行性。

，

V 誌謝 在這兩年多的歲月裡，算是人生中的另一個體驗，很幸運地來到了交大機械 所，藉著交大的資源，讓我獲益良多，尤其是問題的解決能力上，我相信在這兩 年來的歷練必會有所增進。 首先得感謝我的爸媽，他們從大四得知我要轉念機械所開始，就一路默默地 支持我，供應我生活上的所有需求，讓我毫無顧忌地做研究，還有大姊和二姊， 總能適時地給予我鼓勵，而女友瓜瓜有時還會辛苦地從台北來陪我，他是我這兩 年多來的快樂原動力。 接著得感謝我很幸運地遇到一群熱心助人的學長與帶來歡笑的學弟和同學們， 而我想若當初若沒有胤哥的幫忙，不時地跟我討論，傳授他的經驗給我，我還不 知要遇上多少的難題。 最後，一定得大力地感謝我的指導教授 陳宗麟老師，若不是老師當初不嫌棄 我這備取上的學生，今天就無法在交大有這麼好的際遇，尤其得感謝他讓我參加 國外研討會去增廣見聞的機會，且老師常常能在關鍵時給我實驗上的建議與鼓勵， 在此致上最誠摯的謝意。

VI

目錄

英文摘要...Ⅰ 中文摘要...Ⅲ 誌謝...Ⅴ 目錄...Ⅵ 圖表目錄...Ⅸ 數學符號...ⅩⅠ 第一章 緒論 1.1 前言...1 1.2 封裝與晶圓接合文獻回顧……….2 1.2.1 陽極接合………...3 1.2.2 融接接合………...5 1.2.3 共晶接合………...7 1.2.4 瞬間液相接合………...7 1.3 接合加熱方式介紹...9 1.3.1 微加熱器加熱...10 1.3.2 渦電流局部加熱……….11 1.4 直通式矽晶圓穿孔………..……….12 1.5 現有其他晶圓層級封裝………...14

VII 1.6 研究動機與目標………...16 第二章 新式封裝技術與實驗流程設計……….17 2.1 電阻銲接局部加熱………..17 2.2 結構設計與概念說明………..18 2.2.1 氣密環與電性導通之設計………..19 2.2.2 來回式垂直導線與同時完成氣密環及電性導通之設計…...21 2.2 實驗流程設計……….22 第三章 實驗方法與操作……….25 3.1 TSV 製作……….25 3.2 鎳電鍍……….27 3.2.1 電流密度………..28 3.2.2 鍍液溫度………..28 3.2.3 攪拌方式………..28 3.2.4 電鍍液酸鹼值………..28 3.2.5 陽極種類及前處理………..29 3.2.6 陰極鍍件………...29 3.3 鎳深孔電鍍………..30 3.4 錫電鍍………..34 3.5 瞬間液相接合與局部加熱...35 第四章 實驗結果與討論……….…………38 4.1 TSV 垂直導線製作……….38

VIII

4.2 瞬間液相接合………..39

第五章 結論與未來計畫……….45

IX

圖表目錄

圖1.1 後製程式封裝……….2 圖1.2 (a)加速度計的後製程封裝方式(b)德州儀器的 DMD 封裝………….……3 圖1.3 陽極接合的接合機制……….4 圖1.4 親水性融接接合機制流程圖……….6 圖1.5 TLP 接合機制流程圖...9 圖1.6 微加熱器結構剖面圖………...10 圖1.7 微加熱器局部加熱之熱傳導圖………...11 圖1.8 以渦電流做局部性加熱示意圖………...11 圖1.9 封裝中的各種導線剖面圖 (a)側拉式導線(b)擴散式導線(c)垂直式導線………13 圖1.10 Nguyen 所提出的 (a) TSV 電鍍方法 (b) 與實驗結果………...14 圖1.11 Nasiri Fabrication 流程圖………...15 圖2.1 電阻銲接原理示意圖………...19 圖2.2 封裝結構設計概念圖………...19 圖2.3 本實驗設計接合結構部分的(a)側剖面圖與 (b)俯視圖………20 圖2.4 實驗成品來回是垂直導線示意圖………...21 圖2.5 同時完成氣密環與電性導通之設計的背面導線與電流走向圖………..21 圖2.6 實驗設計流程圖………...24 圖3.1 TSV 製程流程圖………...25 圖3.2 TSV 側剖面 SEM 圖………26

X 圖3.3 鎳電鍍設備示意圖………...27 圖3.4 以蒸鍍覆蓋孔洞製作種子層之示意圖………..30 圖3.5 電鍍失敗(a) 示意圖(b) SEM 側剖面圖……….31 圖3.6 金屬黏著與 bottom-up 填孔方法示意圖………32 圖3.7 TSV 電鍍試片製備示意圖………..33 圖3.8 Ni/Sn 接合之結構側剖圖……….35 圖3.9 電鍍錫表面粗度圖………...36 圖3.10 電鍍錫側視 SEM 圖………36 圖3.11 電流走向圖……….37 圖3.12 實驗操作示意圖……….37 圖4.1 TSV 電鍍完成圖………..38 圖4.2 TLP 接合實驗電流/電阻隨時間變化圖……….39 圖4.3 TLP 接合的 SEM 側剖面圖...40 圖4.4 Bonding Layer 成分分析圖……….41 圖4.5 接合層不同位置的 EDS 成分分析圖………44 圖4.6 TLP 接合試片破裂圖………...44 圖4.7 不同寬度接合環的 TLP 接合試片 (左上) 200μm (右上) 250μm (下)300μm……….44 圖5.1 未來改善製程流程圖………..………47

XI 表1.1 共晶接合接合材料表………7 表1.2 TLP 接合材料表……….9 表3.1 感應耦合電漿離子蝕刻系統規格與製程參數表………...26 表3.2 鎳電鍍液成分表……….…..………28 表3.3 鎳電鍍操作條件表………...29 表3.4 錫電鍍液成分與操作參數表………...33

數學符號

變數符號 V :電壓(V) I :電流(A) R :電阻(Ω) P :功率(W) Q :焦耳(J) T :時間(sec.) Ra :平均粗糙度(μm) L :量測長度(μm)

1

第一章 緒論 1.1 前言

自從積體電路(Integrated Electronic, 簡稱 IC)蓬勃發展以來，帶動電子產品日 新 月 異 ， 趨 向 以 輕 薄 短 小 與 快 速 便 利 為 宗 旨 ， 而 微 機 電 系 統 (Micro-Electron-Mechanical System, 簡稱 MEMS)技術起源於對積體電路的研究， 當積體電路製程技術日趨成熟後，微機電系統始開始蓬勃發展，大幅提升微機電 元件製作的可行性，其發展理念在於如何將電子電路微小化，並且結合光學、電 子、電機、生醫、機械、通訊、材料、物理及化學等多種不同領域的知識技術， 是一跨領域整合的科技。 不論IC 元件或是 MEMS 元件，皆需要經過封裝(Packaging)後才能增加使用使 命，所謂的封裝是指將裝置中的核心結構體組合起來，封裝的作用在於保護脆弱 的 IC 元件或 MEMS 元件免於受到外界環境的侵害，並負起機械支撐與訊號輸入 的責任，而本研究所研發的新封裝技術，不論是IC 元件或是 MEMS 元件的封裝， 甚至是IC-MEMS 整合封裝，皆可應用本研究所提出的方法。 本研究將運用電阻銲接(Resistance welding)的原理做局部性加熱(Localized Heating)，結合瞬間液相接合（Transient Liquid Phase Bonding, TLP bonding）技術， 並配合穿透矽晶圓深孔(Through Silicon Via, TSV)填滿鎳金屬作為垂直式導線，， 能在晶圓層級(Wafer Level)下進行封裝，接合結構的金屬薄膜可不需先經過平坦化 處理即可進行接合，以此新封裝方法可以降低封裝製作成本，且因使用局部加熱 與瞬間液相接合技術，能在不傷害元件的溫度下完成封裝，正是本研究的一大優 點。

2 1.2 封裝與晶圓接合文獻回顧 MEMS 元件由於輸出訊號小，因此與 IC 元件的整合技術將直接影響 MEMS 元件的性能響應。目前最具競爭力的技術仍是將 MEMS 元件與 IC 元件分 別製作於兩片晶圓上，再透過封裝的製程技術將MEMS 元件與 IC 元件加以整合。 目前此一關鍵技術（專利）仍掌握在少數製作MEMS 元件的大廠上，對於國內發 展高性能微機電系統相當不利，更遑論封裝測的成本即占整個微機電系統（微感 測器）的50~90%。 而現今商品化的 MEMS 元件產品通常使用後製程式的封裝，即是將 MEMS 元件製作完成後，將每一塊單獨元件分離，再利用IC 的後製成封裝方式封裝元件， 如圖 1.1[ 1 ]所示，包含許多商品化的加速度計如圖 1.2(a)[ 1 ]或是德州儀器的

DMD(DDigital Mirror Device)如圖 1.2(b) [ 1 ]，皆事利用此方法封裝 MEMS 元件， 但因為封裝在晶片層級(Chip scale)，但花費較為昂貴。

3

(a)

(b)

圖1.2 (a)加速度計的後製程封裝方式(b)德州儀器的 DMD 封裝

至於目前提出晶圓層級封裝(Wafer level packaging)的概念，其方法是利用晶圓 接合(Wafer Bonding)，即在晶圓層級封裝好元件，再切割成晶片，如此可省時且降 低製作成本，而常見的晶圓接合方式有玻璃與矽晶圓直接接合的陽極接合(Anodic Bonding)，以及矽晶圓對矽晶圓或是矽晶圓對二氧化矽的高溫晶圓融合接合(Fusion Bonding)，或是特定金屬間的共晶接合(Eutectic Bonding)等，以下將分別介紹這三 種與本論文所使用的接合方式。 1.2.1 陽極接合 (Anodic Bonding) 陽極接合是 1969 年由前人 Wallis 與 Powerantzg 所發現[ 2 ]，在金屬陽極與玻 璃間施加一靜電場，可以讓其在低於一般熱接合的溫度下，產生很強的接合。此

4 種接合是在矽-玻璃介面形成 SiO2的強鍵結，且氣密性佳，強度高；由於接合在高 於室溫的情況下進行，因此玻璃的熱膨脹係數必須盡量與矽晶圓配合，減少應力 及翹曲的現象，廣受大家使用的為康寧公司的 Pyrex 7740 玻璃，因與矽晶圓有非 常接近的熱膨脹係數，而陽極接合其接合機制如圖 1.3，以含鈉(Na)的玻璃與矽接 合，陽極的反應最終形成強的SiO2鍵結，但其過程可能是受到水氣的作用產生SiO2， 如(1)式[ 2 ]： + -Na +e Na (1) 但相似的機構也可能發生於Pyrex-Si | | | + -| | |

Si + -O-Si -OH-Si -O-Si -+H +e (2)

玻璃成分中的Na2O 在陽極也被氧化： + -2 2 1 Na O 2Na + O +2e 2  (3) + 2

Na O+H 2Na +OH (4)

鈉離子由於電廠的吸引而擴散到陰極被還原:

+

-Na +e Na (5)

5 但若在接面處有一個階高(Step)或是顆粒(particle)殘留，會影響其接合氣密性，因 此接合表面若不清潔或未經過處理，都會影響接合好壞；雖然其操作溫度介於 300~500℃間，玻璃在 500~600℃會軟化可稍微變形，對稍微不規則或粗糙表面亦 可接合，但由於某些原件上以鋁(Al)作為金屬導線，接合溫度不可高過 450℃，因 此若需低溫接合，則必須經過表面的處理，乾淨而平滑的表面於低溫下也是可進 行接合。 1.2.2 融接接合 (Fusion Bonding) 融接接合(Fusion Bonding)是將兩片欲接合的矽晶圓經過潔淨處理後，利用旋 乾(spin dry)的過程讓表面保持適量的水分子薄膜，然後再直接面對面接合(face-to -face bonding)，再將接合的晶圓至於爐管中做高溫退火(annealing)處理，使兩表面 間的原子能互相反應形成化學鍵結，而讓此兩晶圓片完全接合；而依據水分子吸 附的狀態，可分為親水性(hydrophilic)與疏水性(hydrophobic)兩種接合狀態[ 3、4 ]。 (1)親水性接合 藉由晶圓表面形成的含水薄氧化膜，及自然氧化層(native oxide)，致使晶圓表 面呈親水性，因此易於吸附水分子，然後在兩接合面間形成氫鍵(Hydrogen bond) 做初步的接合；接著將晶圓片置入爐管中加熱進行高溫退火處理，經過充分退火 後，兩表面間的水分子擴散逸出接合表面，讓兩晶圓接合面縮短互相靠近，而當 殘留的原子(如氧原子)，靠近於一臨界距離，讓圍繞原子的電子雲便能混成鍵結軌 域，形成化學鍵結，進而融合兩接合表形成接合介面，過程如圖1.4 。

(2)疏水性 利用 藉由氫離 與另一片 果，接著 合來的弱 性接合 用晶圓經過氫 離子因能與矽 片晶圓表面的 著同親水性接 弱，但經過退 圖1.4 氫氟酸(HF)洗 矽原子相吸 的Si-H 鍵或 接合的方式 退火處理後 親水性融接 洗淨過，去 吸產生弱偏極 或Si-F 鍵以 式以爐管進行 後鍵結增加率 6 水 成 水 原 兩 形 接接合機制 去除表面氧化 極化的Si-H 以H-F 鍵結做 行高溫退火 率反比親水 水分子附著兩 成橋梁，作為 水分子擴散逸 原子間的間隙 兩矽晶圓間的 形成化學鍵結 制流程圖 化層而使表 H 鍵或是強偏 做為橋樑連 火處理，雖初 水性接合來的 兩接觸表面 為初步接合 逸出接合表 隙 的表面原子 結SiO2 表面形成疏水 強偏極化的S 連結，形成初 初期鍵結較 的大[ 5 ]。 面並互相形 合 表面而縮短 子與氧原子 水性介面， Si-F 鍵，再 初步接合結 較親水性接 形 短 子 再 結 接

7 1.2.3 共晶接合 (Eutectic Bonding) 共晶接合是利用金屬-矽相圖中的共晶點，加溫形成矽化物當作中間層， 或是金屬-金屬相圖中的共晶點，加溫形成中間化合物當作中間層，而將兩片晶圓 接和的方法，而此方法材料可在較相對低溫的環境下接合。例如：在一片矽晶片 上鍍上金的薄膜，與另一片矽晶片加熱接合時，在363℃的環境下進行接合，此溫 度甚低於金或矽各自的熔點，可形成金-矽的共晶熔點[ 6 ]。而對錫金(Au-20wt%Sn) 兩金屬可以在 300℃的溫度下將矽和氮化鎵成功接合，並且成功製作完成封裝 [ 7 ]。 表1.1 共晶接合接合材料表 金屬組合 共晶點溫度 Au-Sn 278 ℃ Au-Si 363℃ Pd-Sn 183℃ Al-Ge 424 ℃ In-Sn 120 ℃ Sn-Pd 183 ℃ 以上所列共晶結合之例子，因溫度皆低於400℃，適合在 Post-CMOS 下做製程。

1.2.4 瞬間液相接合 (Transient liquid phase bonding)

TLP(Transient Liquid Phase)接合是一個在許多金屬系統的銲接技術上使用上 歷史悠久的方法，並且常用於航太科技與半導體產業中，TLP接合結構強健，且不

8 須參入任何助銲劑[ 8 ]；TLP接合的原理，是利用一個三明治結構，中間層為一低 熔點的金屬，而外面的夾層為高熔點的金屬，將此結構使以正向壓力並升溫超過 中間金屬層的熔點維持一段時間[ 8 ]，經過擴散與固化後完成TLP接合；詳細過程 機制如圖1.5 [ 9 ]，以A、B兩種金屬做TLP接合，A金屬為高熔點金屬作為基材，B 金屬為低熔點金屬當作熔質，當兩金屬形成三明治結構，施加正向壓力並逐漸升 溫加熱至目標溫度TB，TB高於B金屬熔點，B金屬開始融熔，此時為Stage 1，此階 段時A金屬與B金屬兩者介面間已經開始互相擴散， 因為互相擴散的關係，B金屬 熔入A金屬中，A金屬內因含有B金屬比例增加，導致熔點降低，融熔狀態的金屬

開始擴大，此時為Stage 2，當B濃度達最大值CL時，液態相(Liguid phase)的金屬層

將擴張到最大厚度；接著進入Stage 3，在此階段金屬開始等溫凝固(isothermal solidification)，因兩金屬介面因為金屬互相擴散，隨著時間增加，使Ｂ金屬在Ａ金 屬中的濃度降低，所以熔點開始升高，此時原本液化區將開始凝固，直到所有的 液態相金屬層完全凝固；最後進入Stage 4，待金屬層完全凝固後，繼續維持溫度 在TB下，接合區域的兩金屬開始均質化(homogenization)，金屬間持續擴散至B金屬 的熔解濃度持續將低到最低濃度Cα。TLP接合所形成的鍵結會因此可以耐較高的溫 度，例如本研究使用鎳(Nickel)與錫(Tin)兩種金屬，錫熔點僅232℃，但經過與鎳進 行TLP接合，若要再次將此鍵結融熔，必須將溫度提高至400℃以上[ 10、11 ]，此 優點有助於之後的高溫製程，而TLP接合適用於其他金屬，如：AuSn、AgIn等(如 表1.2 )，而其再次融化溫度都較高於其接合時的操作溫度。

圖 表1.2 TLP 1.5 TLP 接 9 P接合材料 接合機制流程 表[ 10 ] 程圖[ 9 ]

1.3 接合加 晶圓 加熱(Glob 即是直截 標溫度，此 ℃，但若以 讓製程更 1.3.1 微加 由前 [ 12 ]，有 μm)/Si (0. 後可局部 1.7)，有效 加熱方式介 圓的接合時， bal Heating 截將試片置入 此加熱方式 以局部性加 更具彈性，以 加熱器加熱 前人 Cheng-有別於環境加 .5 μm)與玻 部加熱至 13 效解決溫度 介紹 ，多需在高 g)與局部性加 入一真空腔 式雖方便，但 加熱的方式 以下將逐一 熱 Yu Ting 團 加熱，其團 璃的結構局 00℃，而距 度上的限制 圖1 高溫的環境下 性加熱(Local 腔體中，將腔 但若原件上 ，則可解決 一介紹各種局 團隊所提出 團隊以多晶 局部加熱，以 距離為加熱 。 1.6 微加熱 10 下操作，為 lized Heatin 腔體內部溫 上有鋁製導線 決此問題，且 局部加熱方 出的局部加熱 晶矽導線當作 以進行融接 熱器 15 μm 熱器結構剖面 為了將溫度升 ng)等兩種升 溫度升高，對 線，必會受限 且加熱溫度可 方式。 熱(Localize 作為加熱器 接接合(Fusio 處溫度僅僅 面圖[ 12 ] 升高，可以 升溫方式； 對整個試片 限不能升溫 可有大幅度 ed Heating) 器(如圖 1.6) on Bonding 僅上升到 4 以分為環境 環境加熱 片升溫至目 溫超過450 度的變化， )接合方式 ，對Al (2 g)，通電流 40℃(如圖

1.3.2 渦電 又如 (bonding r 讓接合環 到影響， 有所限制 圖1.8 以 電流局部加 如M. X. Ch ring)結構做 環快速升溫已 但若是元件 制。 以渦電流做局 圖1.7 微 加熱 hen 團隊所研 做局部加熱( 已達金屬接 件中有環狀 局部性加熱 微加熱器局 研發渦電流 (如圖.)[ 13 接合溫度，而 狀結構，則勢 熱示意圖 [ 11 局部加熱之熱 流(Eddy Cur ]，藉由磁 而其他開放 勢必會受到 13 ] 熱傳導圖[1 rrent)對晶圓 磁場變化使封 放式的金屬結 到影響，因此 12] 圓上所製作 封閉金屬圈 結構或導線 此元件結構 作的接合環 圈升溫，可 線接不會受 構設計上會

12

1.4 直通式矽晶圓穿孔(Through Silicon Via)

作為晶圓層級的接合方式，在晶圓都覆蓋住的情況下，必須建立一導線

(feedthrough)能從外側施給電壓電流，因此，本研究又再結合以直通式矽晶圓穿孔

(Through Silicon Via, 簡稱 TSV)製作出垂直式導線(Vertical feedthrough)，以連結外 部與封裝的內部空間，而此垂直式導線除了可以施給電壓電流做晶圓接合外，也

能藉此導線對內部元件作量測；而 MEMS 元件與 IC 元件的封裝，布景需給予元

件是當的支撐與保護外，亦需有傳輸序號的能力，因此必須拉出導線(feedthrough) 跨過接合的區域，常用的導線方式有：側拉式導線(Lateral feedthrough)、擴散式導 線(Diffusion feedthough)與上述所提及的垂直式導線(Vertical feedthrough)，如圖 1.9 所示，

(a)

13 (c) 1.9 封裝中的各種導線剖面圖 (a) 側拉式導線[ 14 ] (b) 擴散式導線[ 15 ] (c) 垂直式導線[ 15 ] 側拉式導線常用於半導體製程中，常以多晶矽(Polysilicon)或是金屬薄膜等，但此 導線周圍必須沉積絕緣層以免短路或是線路受損，但導線高度有一定限制，否則

無法作氣密性封裝；而擴散式導線則藉由N-type 或 P-type silicon 藉由離子佈植的

方式定義出P-diffusion 或 N-diffusion 層，藉此 P-N junction 來傳出電訊號，五方式

雖無線路厚度限制，但不可壁面會有漏電流(Leakage current)產生；而垂直式導線 可藉由 DRIE(deep-reactive-ion-etching)技術蝕刻出 TSV，再以電度的方式將 TSV 填滿金屬作為的垂直式導線，以此導線拉至晶圓背面，可不須跨過封裝區域，也 不會造成氣密封裝失敗。 有關垂直式導線的製作，如前人 Nguyen 等人所提出有別於傳統的的方，可有 效作出氣密式的垂直式導線如圖1.10 [ 16 ]，Nguyen 等人所做的以銅(Copper)作為 電

圖1.10 N 鍍材料， 1.5 現有其 封裝 導線，則 接合而不 [ 17 ] ， (Nasiri Fa 了許多當 (Cap Wafe 料為鋁(A guyen 所提 而本研究則 其他晶圓層 裝時進行接合 則會造成元件 不會傷害元件 是以升高環 abrication)是 當今微感測器 fer) 強化 M Al)及鍺(Ge) 提出的 (a) T 則以鎳(Nick 層級封裝(W 合的溫度皆 件損毀，其 件，目前最常 環境溫度使 是由InveenS 器封裝上所 MEMS 晶圓 金屬，此兩 TSV 電鍍方 kel)當作電鍍 Wafer level p 皆高於450℃ 其中僅有共晶 常見的是由 使金屬發生共 Sence Inc.公 所會遇到的 圓結構以便將 兩金屬在 4 14 方法 [ 16 ](b 鍍材料，並 ackaging)介 ℃，若IC 元 晶接合可用 由Nasiri 的專 共晶接合來 公司所擁有 的問題，其 將MEMS 晶 24℃時會進 (b) b) 與實驗結 並也能成功製 介紹 元件或是ME 用接合溫度低 專利作法（S 來完成晶圓接 有的技術(如圖 中關鍵在於 晶圓磨薄， 進行共晶反 結果[ 16 ] 製作出垂直 EMS 元件上 低的金屬進 Steven S. Na 圓接合納西里 如圖.1.11 )，此 於多用一片 接合上使用 反應，在兩金 (a) 直式導線。 上有鋁金屬 進行低溫的 asiri，2005） 里製造技術 此技術克服 片封蓋晶圓 用的共晶材 金屬相接觸 屬 的 ） 術 服 圓 材 觸

15

的介面上形成一層穩固的中間層做連結，因為70%Al-30%Ge 的所產生的金屬共晶

產物具有良好的導電性，因此此技術可作為MEMS 晶圓與 IC 晶圓間的導電介面，

又可同時提供MEMS 元件完全的氣密環境封裝且符合 CMOS 製程。

圖1.11 Nasiri Fabrication 流程圖 [17]

然而，Nasiri Fabrication 的加熱的方式是使用環境加熱的方式(Global Heating)，

因此也會受限於高溫環境的操作會影響 IC 或 MEMS 元件上的鋁製線路；而又如

Cheng-Yu Ting 團隊所提出的局部加熱(Localized Heating)接合方式，有別於環境加 熱，其團隊以多晶矽導線當作為加熱器(如圖 1.6)，對 Al (2 μm)/Si (0.5 μm)與玻璃 的結構局部加熱，以進行融接接合(Fusion Bonding)，而 M. X. Chen 團隊所研發渦

16

電流(Eddy Current)局部性加熱也都可有效解決溫度上的限制；但上述所提到的接 合方式，都需經過表面平坦化處理，才能進行接合，而本研究所提出的方法反將 利用表面的粗糙作為局部加熱的微加熱器，而此正是利用電阻銲接的原理，由金 屬-金屬間接面的不平整，因接面處的電阻值高，通以電壓電流可快速升溫，進行 瞬間液相接合(Transient Liquid Phase bonding)，可免去另行製作微加熱器，且元件 結構設計不受限制，以此方式進行晶圓接合，不但可以局部加熱的方式進行加熱， 有別於環境加熱的方式，在可大幅減少加熱溫度與材料選擇上的限制，而本研究 又能省去接合表面處裡的前置步驟，可省時且降低成本。 因此，本研究是整合電阻銲接、瞬間液相接合與TSV 垂直式導線作為一全新 的MEMS-IC 封裝方法。 1.6 研究動機與目標 由於目前所用的封裝方式高成本，且特有專利技術被掌握在少數大廠手上， 因此設計一套新的MEMS-IC 元件封裝方法，並符合目前做晶圓層積封裝的趨勢， 希望有助於未來封裝技術的發展，以貢獻一己之力；本論文研究目標，式初步將 此套封裝技術做出初步成果，並驗證其可行性，以利後人能在此技術上做更深入 的研究。

17

第二章 新式封裝技術與實驗流程設計

本章將詳細討論本論文的總體架構，於第一部分先介紹電阻銲接原理與所研

發的新封裝接合技術中所使用的TLP(transient Liauid Phase)接合方式，在於第二部

分詳細討論實驗流程的設計與製程整合。 2.1 電阻銲接原理應用 一般電阻銲接的定義為將兩個或多個金屬工件表面接觸時，在彼此接觸面上 會產生接觸電阻，而在這些金屬中通過電流，根據焦耳定律，接觸電阻大的部分 會發熱，當達到材料熔點時，即將接觸點附近的金屬熔融，降低電流待冷卻後形 成接合[ 18 ]，如圖 2.1。一般來說，電阻銲是一種高效、無污染的銲接工藝，銲接 過程中需要產生足夠的熱量使部分金屬形成熔融狀態，且在銲接的過程中必須持 續施加接觸壓力；在傳統的電阻銲接過程中，其中的電阻值主要與材料電阻率、 工件的表面狀態、施加壓力，以及銲接設備的電極材料、尺寸及形狀等因素有關； 銲接過程中產生的熱的多寡，根據式(6)可知，會受到電流、電阻與時間所影響。 / (6) 進行電阻銲主要可分為三個階段，首先為預壓階段，施加適當的壓力使得兩 工件在接觸面緊壓接觸，接著通予電流進入銲接階段，電流逐漸增大使得接觸面 因產生焦耳熱而使材料互相熔融，銲接完成後，為壓力維持與釋放階段，此階段 時序施壓，並且降低電流讓工件冷卻固化，形成足夠強度後才釋放銲接完成的工 件。

18 本研究的接合技術，是將以局部加熱的方式對金屬加熱進行瞬間液相接合， 局部加熱的方法是利用一般銲接技術中常用的電阻銲接的原理，將利用兩金屬接 觸面的表面不平整，因此當接觸時，必會形成許多點對點的接觸，在這些點的電 阻值也會較高，根據式(6)、(7) 2 PI RIV (7) 若施給電流因接觸表面在整個迴路中電阻值最大，表面溫度也會隨之升高， 藉此對接合的兩金屬接合結構進行局部加熱，以達到接合的目的。 圖2.1 電阻銲接原理示意圖 2.2 結構設計與概念說明

由於在晶圓層級(wafer level packaging, WLP)下的封裝，無論是 IC 元件或是 MEMS 元件，再被以晶圓覆蓋後，即與外界環境隔絕，所以需要作出連結內外的 導線來對元件進行量測或是電性訊號的輸出/輸入，而一般的封裝會以製作側拉式 導線居多，在晶片層級下，為了讓導線裸露，則是必須一顆顆元件作封蓋，然後 再做晶圓切割，較為耗時且成本高，但製作側拉式導線卻又需將被覆蓋住的晶圓

19 元件與MEMS 元件各自封裝好後，再打線互相作電路訊號的連接整合，成本自然 較高，而本研究所設計的是以直通式矽晶圓穿孔(TSV)作為垂直式導線，可直接與 外部環境連接，並且設計再做晶圓接合時，也能直接做出 IC 晶圓與 MEMS 晶圓 間的電性連接，無須分開製作再行整合，可省時且減少成本。 2.2.1 氣密環與電性導通之設計 本實驗所設計的接合結構示意圖如圖2.2，在本實驗中，採用鎳與錫兩金屬來 進行接合，設計一環狀結構(如圖 2.3)，將欲封裝的元件包覆於內，並在可其中製 作IC 晶圓與 MEMS 晶圓間的電性連接垂直導線。 圖2.2 封裝結構設計概念圖 (a) 5 μm plated Ni 3 μm plated Sn 1 kÅ Ti / 2 kÅ Ni 1 kÅ Ti / 2 kÅ Cu plated Ni TSV

20 (b) 圖2.3 本實驗設計接合結構部分的(a)側剖面圖與 (b)俯視圖 2.2.2 來回式垂直導線與同時完成氣密環及電性導通之設計 由於本實驗為了驗證此作法可行性與實驗上的方便性，將IC 晶圓以玻璃晶圓 代替，以便進行接合實驗時對準方便，且可以肉眼觀察內部變化；而本實驗會另 外設計以TSV 結構製作的來回式垂直導線(如圖 2.4)，方便在以破片進行實驗時， 能自晶圓正面施給電壓電流，並配合在MEMS 晶圓背面定義製作電路，可同時完 成氣密環及電性導通之設計(如圖 2.5)， A A’ Bonding TSV pad Interconnection pad

圖2.5 同時 圖 時完成氣密 圖 2.4 來回式 密環與電性導 21 式垂直導線 導通之設計 線示意圖 計的背面導線線與電流走走向圖

22 2.3 實驗流程設計 以下將介紹IC-MEMS 封裝的製作流程(圖 2.6 )，所列出的流程僅在闡述所提 出封裝製程的特點，其製作流程可能會因為製作特殊微機電元件而必須修改。 (1) 以一片四吋 Si 晶圓作為MEMS 晶 圓，此晶圓預計已製 作微機電元件於其 中 (2) 藉由 DRIE 技 術製作TSV，深寬比 約5:1。 (3) 以鎳電鍍的方 式填滿TSV；此步驟 的黃光製程與電鍍 方法參考前人[ 16 ] 所提出的方法。 (4) 於晶圓背後製 作墊片(Pad)，此 Pad 是以濺鍍機沉積 Ti/Cu 做為種子層， 再以鎳電鍍的方式 製作。 MEMS wafer TSV Ni Pad

23 (5) 於晶圓正面定 義出導線與接合位 置，導線以鎳電鍍方 式製作，種子層為 Ti/Cu。 (6) 定義出接合環 的結構與IC 晶圓與 MEMS 晶圓間的電 性連接垂直導線，並 以鎳電鍍加厚結構。 (7) 再以錫電鍍完 成製作接合結構，接 著以銅蝕刻液蝕去 種子層。 (8) 以另一片晶圓 作為IC 晶圓，但因 為了接合實驗方 便，以玻璃晶圓取 代；進行前述步驟 (5)~(7)製作出相對應 的接合結構。 Ti/Cu Ni Sn IC wafer (Glass)

24 (9) 將 MEMS 晶圓 與IC 晶圓對準後， 於真空腔體中藉由 MEMS 晶圓下方的 Pad 施加電流電壓， 使接合環與內部垂 直導線升溫，同時施 加壓力幫助其接合。 圖2.6 實驗設計流程圖 MEMS wafer IC wafer (Glass)

25

第三章 實驗方法與操作 本章節將逐一介紹各個實驗步驟的操作方式。 3.1 TSV 製作

於四吋晶圓上製作 TSV (Through Silicon Via )，流程圖如圖 3.1，先於晶圓上以

膜厚25 μm 正光阻 AZ4620 定義蝕刻孔圖案，此層光阻可作為乾蝕刻時的遮蔽，再 送入感應耦合電漿離子蝕刻系統進行 DRIE 製作 TSV；本實驗室試片委託國家儀 器科學中心以感應式耦合電漿蝕刻系統 STS 對矽晶圓做乾式蝕刻，製作孔徑約 100 μm 的 TSV，深寬比達 1:5，最後除光阻去在以化學氣相沉積(PECVD)的方式， 分別先後沉積厚度2500 Å SiO2與2500 Å Si3N4作為電性阻隔；其感應耦合電漿離 子蝕刻系統規格與製程參數表如表3.1，而圖 3.2 為製作後的 TSV 側剖面圖。 圖3.1 TSV 製程流程圖 Si wafer 25 μm AZ4620 2500 Å SiO₂ / 2500 Å

26

表3.1 感應耦合電漿離子蝕刻系統規格與製程參數表

上電極線圈 0~1000 W

下電極線圈 0~300W

RF 電源頻率 13.56MHz

冷卻系統 背面氦氣冷卻（backside helium cooling）

蝕刻氣體 SF6 130 sccm

C4F8 85 sccm

其他製程氣體 O2、Ar

27

3.2 鎳電鍍

本研究將以電鍍的方式將鎳金屬填於TSV(Through Silicon Via)之中，作為封

裝後量測MEMS 元件的導線，本實驗電鍍材料街購自「昇鋐理化公司」而以下將 簡介電鍍原理及電鍍鎳的操作。 圖3.3 鎳電鍍設備示意圖 電鍍是一種電化學過程，也是一種氧化還原過程。電鍍鎳的基本過程是 將待鍍物浸在含 Ni2+的溶液中作為陰極，陽極為鎳錠，接直流電源後，電鍍液中 的Ni2+自陰極得到電子還原為Ni(s)，並沉積於陰極件表面，而陽極析出Ni2+補充電 液中失去的Ni2+。在陰陽極分別發生如下反應﹕ 陰極(鍍件)﹕Ni2+ + 2e- →Ni (主反應) 2H+ + e- →H2↑ (副反應) 陽極(鎳錠)﹕Ni→Ni2+ + 2e- (主反應) 4OH-→ 2H2O + O2 + 4e- (副反應) Ni 錠(陽極) 陰極(鍍件) 電鍍液(胺基磺酸鎳) _Ni2+ Ni(電鍍沉積層)

28 而影響電鍍層的因素有電流密度、鍍液溫度、攪拌方式及陽極種類及前處理等。 3.2.1 電流密度： 電流密度的大小影響電鍍層的沉積速率以及鍍層金屬的細密程。一般而言， 電流密度越高，電鍍層沉積速率越快，但相對地因沉積速率快，結晶顆粒大造成 電鍍層的表面較為粗糙，且若電流密度過大，超過極限電流密度，責電鍍層會有 燒灼的現象產生；而電流密度低，電鍍層沉積速度相對較低，雖耗時較久，但電 鍍層的質地較為細緻。 電流密度公式如下： 庫倫值(A×min)=被鍍物表面積(dm2)×沉積速率(A×min /μm)×電鑄厚度(μm) 輸入電流量(A)=被鍍物表面積(dm2_{)×電流密度(A/dm}2₎ ASD：電流密度(A/dm2) ； dm2：電鑄總面積平方公寸； A：電流量(安培) 3.2.2 鍍液溫度： 溫度與電流效率成正比，高溫時可加速鑄層厚度長成；溫度太低表面粗糙度 增加，但溫度過高易使電液中的濕潤平整劑容易因高溫(60℃以上)而分解失效，因 此實驗操作時，鎳電鍍液最適溫度應維持在40~50℃。 3.2.3 攪拌方式： 電鍍液攪拌方式可分為陰極移動攪拌、氣舉式攪拌及鍍液流動攪拌三種；攪 拌可有助於電鍍液濃度均勻分布，並加速電鍍層表面的電鍍液對流交換。 3.2.4 電鍍液酸鹼值： pH 值於 4 時有最佳的電流效率，pH 低於 3 時效率則遽減；pH 高於 5 時有較 大之硬度(180~450HV)，唯須考慮內應力之改變。

29 3.2.5 陽極種類及前處理： 電鍍陽極可分為可溶性陽極及不可溶性陽極，而可溶性陽極用於電鍍上是為 補充溶液中電鍍所消耗的金屬離子，是用一種金屬或合金鑄成不同形狀裝入陽極 籃(anode basket)內。陽極電流密度必須適當，電流密度太高會形成鈍態膜，因而使 陽極溶解太慢或停止溶解，形成不溶解陽極，為了減小陽極電流密度，可多放些 陽極，或用波形陽極增加面積。在酸性鍍浴可以用增加攪拌、增高鍍浴溫度、增 加氯離子濃度、降低pH 來提高陽極容許電流密度。而陽極的金屬使用前須經過前 處理以增加電鍍效率與鍍層品質，例如：電鍍鎳使用的鎳碇須先以鋼刷刷洗過後 再浸泡10% H2SO4(aq)，以去除鎳錠上的雜質與氧化層。 3.2.6 陰極鍍件 欲電鍍試片在電鍍前，須先以10% H2SO4(aq)或10% HCl(aq)沖淋，除去表面氧 化層，以增加電鍍品質與效果。 (以上資料參考自「昇鋐理化公司」) 表3.2 鎳電鍍液成分表 鎳電鍍液成分表 (pH=4) 胺基磺酸鎳 500 ml/L 氯化鎳 4 g/L 硼酸 45 g/L 濕潤平整劑 MA 1 ml/L

表 3 作業 陰極 陽極 鍍液 pH 值 攪拌 3.3 鎳深 對於 力的部份 本研究藉 Nguyen等 (seed laye 屬層做填 子層，再以 構並完全 .3 鎳電鍍操 業條件 極電流密度 極電流密度 液浴溫 值 拌 深孔電鍍 於MEMS-IC 份，因此必須 藉由鎳電鍍的 等人所研究的 er)於晶圓背 填補讓孔洞完 以電鍍的方 全密封。 操作條件表 噴 C 元件氣蜜蜂 須能確保導 的方法將 T 的成果[ 16 背面20μm~3 完全被覆蓋 方式將深孔填 圖3.4 以蒸 表 使用範圍 1~10 A/d 1~5 A/dm 38~55℃ 3.5~4.4 噴流攪動或 蜂裝中，導 導現在跨過封 TSV 填滿， ]，其利用 30μm 的洞口 蓋；Nguyen 填滿金屬， 蒸鍍覆蓋孔 30 圍 dm2 m2 或陰極擺動 導線是唯一同 封裝區域不 作為一垂直 用蒸鍍階梯覆 口填起圖3 使用銅為電 其研究結果 孔洞製作種子 最 2~ 3 40 4. 同時接觸外 不漏氣，才能 直貫穿晶圓 覆蓋性不佳 3.4，並再輔以 電鍍材料， 果可完成深 子層之示意 最適條件 ~5 A/dm2 A/dm2 0~48℃ .0 外界大氣壓與 能達到氣密 圓的導線，根 佳的特性，蒸 輔以電鍍加厚 覆蓋孔洞的 深寬比為7:1 意圖[ 16 ] 與封裝內壓 密式封裝。 根據 N. T. 蒸鍍種子層 厚10 μm 金 的金屬為種 1 的深孔結 壓 . 層 金 種 結

31 而本研究則利用此技術的優點加以應用於鎳深孔電鍍的實驗，但經測試後， 因本研究以ICP 所製作的 TSV 孔徑尺寸約 100 μm，若電鍍加厚種子層厚度必須加 厚至 50 μm 以上才能完全蓋住孔洞，但也因為孔徑較大，即使蒸鍍沉積薄膜的階 梯覆蓋性不佳，但孔內側壁已部分受到金屬種子層覆蓋，做深孔電鍍後，TSV 孔 尚未填滿，但鎳卻已電鍍沉積至表面，導致形成一個空洞，無法密合，如圖3.5。 (a) (b) 圖3.5 電鍍失敗(a) 示意圖(b) SEM 側剖面圖 2500 Å SiO₂ /2500 Å Si₃N₄ Ti 500 Å/Ni 1500 Å Electroplated Ni 電鍍沉積方向 末 始 電鍍鎳 TSV

32 因此改採用. T. Nguyen N [ 16 ]的另一個作法，如圖 3.6 所示，另外取一 已沉積金屬種子層的晶圓，並旋塗一層正光阻，將以製作TSV 結構的試片輕 壓於其上並進行軟烤，使試片與光阻相黏，此時試片如同一光罩，僅僅曝露 出深孔部分的光阻，再經過曝光顯影的步驟後，除去光阻顯露出底部金屬種 子層，再藉此種子層進行鎳電鍍將TSV 自底部向上填滿。 圖3.6 金屬黏著與 bottom-up 填孔方法示意圖 2 μm photoresist Seed layer Electroplated Ni

以此 電鍍鎳沉 未填滿， 不均影響 鍍面積(如 See 四吋晶圓 此方式，鎳金 沉積速率有所 雖本實驗控 響沉積速率， 如圖3.7)，來 edlayer (Ti/ 真空膠帶 試片 圓貼有電鍍 金屬可完全 所差異，經長 控制電鍍電 ，可利用輸 來分散電流 圖3.7 /Cu) 帶 鍍膠帶 全將TSV 填 長時間電鍍 電流密度在約 輸出脈衝電流 流並有效控制 TSV 電鍍試 33 填滿；但因不 鍍後，會使有 約 2~2.5 A 流[ 19 ]進行 制電流密度 試片製備示 不同深孔， 有的TSV 已 SD(A/dm2) 行電鍍，而 度於2~2.5 A 示意圖 其電流分布 已填滿但有 )，為了改善 而本研究以增 ASD。 布不均而使 有的TSV 仍 善電流密度 增加邊緣電 使 仍 度 電

34 3.4 錫電鍍 錫電鍍實驗操作方式似鎳電鍍實驗，欲掛鍍的鍍件至於陰極，錫塊連接陽 極，使用甲基磺酸錫電鍍液，實驗時室溫操作並加以攪拌即可；本研究所使用錫 電鍍液屬亮錫電鍍液，購買自「南春貿易公司」，電鍍錫表面色澤均一光亮，其鍍 層作銲錫和高溫色變測試性能優越，電鍍液藥水成分如表.。 表3.4 錫電鍍液成分與操作參數表 項目 藥品含量 使用範圍 錫(金屬) 20 g/L 15~30 g/L RamTech 錫酸濃縮液(70%) 170 ml/L 150~200 ml/L RamTech Sn B14 WA14 潤濕劑 70 ml/L 60~100 ml/L RamTech Sn B14 BR14 光亮劑 3 ml/L 2~5 ml/L RamTech Sn B14 WX14 拓展劑 3 ml/L 2~5 ml/L RamTech Sn SB 穩定劑 5 ml/L 2~10 ml/L 電流密度 5 ASD 2~10 ASD 溫度 15℃ 12~18℃ 陽極/陰極面積比列 ≤3:1 沉積速率 2 μm/min

3.5 TLP (T 根據 加熱1.5 h 觸面壓力 局部加熱 鍍實驗， 整的表面 Ra 計算 與半光面 Transient Li 據W.C. Welc hr，並外加 力5 MPa，製 而本研究的 熱的方法，是 並以表面粗 面(如圖 3.10) ( ) f x dx L 



算後得到本研 面之間。 iquid Phase ch III 與 K 加100 kPa 的 製作TLP 接 圖3.8 的接合技術 是利用一般 粗度儀量測 )，根據公式 研究錫電鍍 e)接合與局部 K. Najafi[ 2 的壓力於晶圓 接合封裝(如 8 Ni/Sn 接合 術，是將以局 般銲接技術中 測其金屬表面 式(8)計算後 鍍表面平均粗 35 部加熱(loc 20 ]的研究指 圓上(其設計 如圖3.8)。 合之結構側 局部加熱的方 中常用的電 面(如圖 3.9 後 粗糙度=1.28 alized heati 指出，其運 計300 μm 寬 側剖圖[ 20 ] 方式對金屬 電阻銲接的原 9)，可見其表 8 μm，粗度 ing) 運用Ni/Sn 在 寬的環狀結 屬加熱進行T 原理，經過 其表面粗糙並 度號碼為N 在300℃下 結構)，其接 TLP 接合， 過初步錫電 並非光滑平 (8) N6，屬光面 下 接 電 平 面

36 圖3.9 電鍍錫表面粗度圖 圖3.10 電鍍錫側視 SEM 圖 由於本研究仍是初步實驗探討，因設備上的限制，在接合實驗時，僅能在非 真空環境下操作，並以光學顯微鏡手動對準後，在以如鐵鵬強力磁鐵做在垂直方 向上下吸附試片，使上下試片緊密貼合並以三用電表量測是否可導通，施給電流 走向如圖 3.11，再以連接電源供應器的探針接觸電極施給電流電壓，電壓以定電 壓輸出，電流則可變動，維持加熱1hr ，實驗架設如圖 3.12。

圖3.11 圖3.12 實 37 電流走向圖 實驗操作示意 圖 意圖

38

第四章 實驗結果與討論 4.1 TSV 垂直導線製作

經由 ITRC 代工所做出的 TSV，孔徑大小約 100 μm，四吋矽晶圓厚度 525 µm，

以bottom-up 的電鍍方法做深孔金屬填滿，雖未使用脈衝式電流，但已可有效改善

電鍍沉積速率不均的問題，實驗結果如圖 4.1 ；以 Angilent 34405A Digital

Multimeter 經實際量測 20 個以鎳電鍍 TSV 結構的電阻值，平均電阻值=0.2563 ohm，

介於0.228~0.291 ohm，而 Multimeter 本身的探針相碰所得電阻值為 0.178 ohm，相

減之後可得知此TSV 垂直式導線電阻值僅約 0.078 ohm，表示本研究所製作的 TSV 垂直導線結構可作為一有效且低電阻導線。 圖4.1 TSV 電鍍完成圖 晶圓載片 電鍍面積增加區域 TSV 破片試片

39 4.2 瞬間液相接合 在進行晶圓接合的過程中，對接合電路結構通以電壓電流，促使其作局部加 熱，讓鎳與錫金屬進行瞬間液相接合(TLP bonding)，圖 4.2 則是在兩次成功的實驗 記錄中記錄電流與電阻值變化，輸入固定電壓3.5V 維持一小時，從圖中可知，電 阻初始值約為0.85-0.96Ω，在兩分鐘內增加至 1.2-1.1Ω，在之後的操作時間內電阻 值都維持在 1.1Ω 左右。理論上在加熱後溫度超過 232℃，錫金屬開始融熔，金屬 由固體轉為液體且電阻值與溫度成正比關係，因此電阻值會開始上升，當 TLP bonding 鍵結形成並待試片冷卻後，電阻值會下降，而以成功接合的五個試片，以 三用電表連接接合環兩側的墊片(Pad)，量測接合環結構的電阻值分別為 0.501 ohm、 0.571 ohm、0.401 ohm、0.338 ohm 與 0.358 ohm，平均電阻值為 0.434 ohm。

40 由於本實驗所使用的探針(probe)是以尖端觸碰墊片(pad)做電流電壓輸入，在 電源供應器-探針與探針-墊片之間也會產生電阻。 此外，根據式(7) V IR (9) 輸出固定電壓，可藉由電阻值的變化對電流變化進行簡單的回饋控制，因為若改 以固定電流輸出，若實驗時電阻值增加，電壓會隨之等比例增加，會造成輸出功 率過高而溫度急遽上升，導致元件因高溫而損毀。 圖4.3 以 SEM 拍攝接合後的側剖面圖，可看出接合處仍有部分為緊密接合， 此惟因加熱產生的氣泡所生成的孔隙。 圖4.3 TLP 接合的 SEM 側剖面圖 將試片以 EDS 做元素分析，如圖 4.4 可見錫成分在中間的含量最高，然後靠 近晶圓兩邊成分含量逐漸遞減，在兩側成分量最低，由此可知錫金屬在接合的過 程中逐漸向兩側擴散，與鎳形成瞬間液相接合；而圖4.5 是各點成分分析圖，其中 含有鈉(Na)是因為使用含鈉玻璃，分析成分中的鉑(Pt)與鈀(Pd)成分是因為試片在 Void Ni-Sn bonding

拍攝 SEM (O)也是玻 而圖4.6 中 璃晶圓產 熱方式的 同寬度的 間液相接 M 前以鍍金 玻璃中二氧化 中，已接合 產生裂紋，但 的確屬於局部 的接合環結構 接合(如圖 4.5 金機蒸鍍金薄 化矽的組成 合完成的試片 但也只在接 部性加熱， 構：200 μm 5)。 薄膜以便量 成元素。 圖4 片，使其快 接合環結構處 因受熱不均 m、250 μm 與 41 量測，碳(C) 4.4 Bonding 快速溫度冷卻 處附近產生 均導致玻璃 與300 μm )與氧(O)則 g Layer 成分 卻至室溫， 生裂紋，由此 璃有裂紋生成 ，均可完成 則是雜質中的 分分析圖 導致應力過 此可推測本 成；本研究 成以微電阻銲 的成分，氧 過大而使玻 本研究的加 究也製作不 銲接完成瞬 氧 玻 加 不 瞬

42

(A)

43

(C)

圖4.7 不不同寬度接合 圖4.5 接合 圖4 合環的TLP 合層不同位 4.6 TLP 接合 P 接合試片 44 位置的EDS 合試片破裂 片(左上) 200 成分分析圖 裂圖 μm (右上) 圖 250μm (下 (E) 下) 300 μm

45 第五章 結論與未來計畫 本研究驗證了以微電阻焊接的方式進行鎳-錫瞬間液相接合的可行性，並且整 合 TSV 垂直式導線的製程，研發出一套新的 MEMS-IC 封裝方式，期望將來可應 用在晶圓層級的封裝製程上；此外，藉由本研究的接合方式，未來可嘗試以其他 能進行瞬間液相層積的金屬或是常見的於半導體製程的材料，例如：金-錫(Au-Sn)、 鋁-鎳(Al-Ni)等等，或是如前人 N. Belov [ 21 ]設計不同形狀或不同厚度的接合結構 進行改善。 本研究也因藉由金屬表面粗糙的特性，作為一個簡易微加熱器，不需要在晶 圓上另行製作微加熱器，可以節省晶圓面積，且能作到局部性加熱，甚至對微加 熱器的側邊進行加熱等，而不會損壞IC 電路或是 MEMS 元件，也因此在封裝上， 接合的材料選擇性更為寬廣，加熱溫度不會受限於450℃以下，再者，本研究無須 在接合前，另行對接合表面進行平坦化與去除氧化層等處理，反而可減少製成步 驟節省成本；最後，因以TSV 結構製作出垂直式低電阻導線可避開接合結構，不 似側拉式導線會穿過接合的環狀結構，容易造成封裝失敗，因而可降低封裝失敗 的風險，且封裝完成後的電性輸入/輸出點皆在晶圓的外露面，藉此可以在晶圓層 級下進行元件的測試。 未來除了可以如上述提及的，以不同金屬材料製作瞬間液相接合外，還可將 製程作改善(如圖 5.1)，確保內部作為 MEMS-IC 元件間的電性連接垂直導線先行 接合並導通，再對外圍的環狀結構進行接合；希望本研究，將來能對台灣的 MEMS-IC 封裝產業有所貢獻。

46 取圖 2.3 中步驟(7)已做 好的但未蝕去種子層的 試片，進行另一道黃光 製 程 ， 僅 定 義 出 做 為 MEMS-IC 元件間的垂直 導線部分。 再以錫電鍍加厚垂指導 線部分的錫金屬層。 取圖 2.3 中步驟(8)的試 片(IC 晶圓)與 MEMS 晶 圓藉由底部外露電極進 行 TLP 接合，先確保 MEMS-IC 元件間的垂直 導線已接合並導通。 PR PR

47 因為在接合的過程中會 施加軸向壓力，中間已 經液化的金屬層較軟， 而下壓後使試片外圍尚 未接合的環狀結構上下 相接觸，最後再對外圍 環狀結構輸入電壓電流 進行第二次的 TLP 接 合。 圖5.1 未來改善製程流程圖

48

第六章 參考文獻

[1] Y. C. Lee, Member, Babak Amir Parviz, J. Albert Chiou, and Shaochen Chen “Packaging for Microelectromechanical and Nanoelectromechanical Systems” IEEE TRANSACTIONS ON ADVANCED PACKAGING, Vol. 26, No. 3, AUGUST 2003

[2] G. Wallis and D. I. Pomerantz “Field Assisted Glass­Metal Sealing”, Journal of Application Physics.,Vol.40, 3946,(1969)

[3] R. Stengl, K. Y. Ahn, and U. Gosele, “Bubble Free Silicon Wafer Bonding in a Non-Cleanroom Environment”, Journal of Application Physics.,Vol.65,

4943,(1988)

[4] Q. Y. Tong, E. Schmidt,and U. M. Gosele, “Hydrophobic Silicon Wafer Bonding“, Appl. Phys. Lett.,64,625,(1994)

[5] K. Ljungberg, Y. Bäcklund, and A. Söderbärg “The effects of HF cleaning prior to silicon wafer bonding” J. Electrochem. Soc., Volume 142, Issue 4, pp. 1297-1303 (1995).

[6] C. Christensen and S. Bouwstra, “Eutectic bonds on wafer scale by thin film multilayers”,Proceedings of SPIE, 2879,288 (1996).

[7] R. H. Horng, C. E. Lee, S. C. Hsu, S. H. Haung, C. C. Wu, C. Y. Kung, and D. S. Wu, “Virtical-conducting p-side-up GaN/mirrors/Si light-emmiting diodes by laser lift-off and wafer-transfer techniques”, Phy. stat. sol. (a), 201, pp.2699-2703, September 2004.

[8] W. D. MacDonald and T. W. Eagar “Trasient Liquid Phase Bonding” Anna. Rev.

Mater. Sci. 1992.22:23-46.

[9] N.S. Bosco, F.W. Zok, “Critical interlayer thickness for transient liquid phase bonding in the Cu–Sn” system Acta Materialia 52 (2004) 2965–2972.

[10] W.C. Welch III and K. Najafi, ”Nicel-Tin Transient Liquid Phase(TLP) Wafer Bonding for MEMS Vacuum Packaging”, Transducers and Eurosensors, 2007. [11] W.C. Welch, et. al, “Transient Liquid Phase Bonding for Microsystem Packaging

49

[12] Y. T. Cheng, L. W. Lin, and K. Najafi, “A Hermetic Glass–Silicon Package Formed Using Localized Aluminum/Silicon–Glass Bonding”, Journal of Microelectromechanical systems, Vol. 10, No. 3, September 2001.

[13] M. X. Cheng, S. Liu, and Z. Gan, “Selective Induction Heating for Microsystem

Packaging” 7th International Conference on Electronics Packaging Technology,

2006.

[14] T. Coreman, “Vacuum-sealed and gas-filled micromachined devices”, Ph. D Thesis, Royal Institute of Technology, Stockholm (1999).

[15] Steven S. Nasiri, “Method of fabrication of a AlGe bonding in a wafer packaging environment and a product produced therefrom” ,US Patent , No.7442570 ,(2008) [16] N. T. Nguyen, E. Boellaard, N. P. Pham, V. G. Kutchoukov, G. Craciun and P. M.

Sarro, “Through-wafer copper electroplating for three-dimensional interconnects”, Journal of Micromechanics and Microengineering, J. Micromech. Microeng. 12 (2002) 395–399

[17] Steven S. Nasiri, ”Vertically integrated MEMS structure with elelctronics in a hermetically sealed cavity” US Patent No.7023877, (2005).

[18] Wilcox W. L., Condra J. R., Kearns W. H., Betz I. G.,Frohlich R. L., Hannahs J. R.,Manz A. F., Pense A. W., Privoznik L. J., Rager D. D. and Somers R. E., "Welding Handbook: Rsistance and Solid-state welding and other joining process", Vol.3, American Welding Society

[19] C. H. Seah, S. Mridha, L. H. Chan, “DC/pulse plating of copper for trench/via filling”, Journal of Materials Processing Technology 114 (2001) 233-239.

[20] W.C. Welch, et. al, “Transient Liquid Phase Bonding for Microsystem Packaging Applications,” Transducers '05, 2005,p1350-1353.

[21] N. Belov, T-K. Chou, J. Heck, K. Kornelsen, D. Spicer, S. Akhlaghi, M. Wang1, T. Zhu,” Thin-Layer Au-Sn Solder Bonding Process for Wafer-Level Packaging, Electrical Interconnections and MEMS Applications”, Interconnect Technology Conference, 2009.