• 沒有找到結果。

60GHz傳送接收器之覆晶多晶片模組構裝技術與設備開發計畫(II)

N/A
N/A
Protected

Academic year: 2021

Share "60GHz傳送接收器之覆晶多晶片模組構裝技術與設備開發計畫(II)"

Copied!
12
0
0

加載中.... (立即查看全文)

全文

(1)

行政院國家科學委員會專題研究計畫成果報告

60GHz 傳送接收器之覆晶多晶片模組構裝技術與設備開發

Flip Chip Based MCM Packaging For 60GHz Transceiver

Application And Equipment Development

計畫編號:NSC 97-2623-E-009 -002 -IT

執行期限:97 年05 月01 日至 98 年06 月 30 日

主持人:成維華 教授 國立交通大學機械工程研究所

一、中文摘要 近年來由於半導體技術及通訊技術的 進步,無線通訊技術精進並產生許多新的 應用,以致微波通訊頻段(~GHz)變的更為 擁擠,所以未來無線通訊新的應用逐漸邁 向毫米波段(60GHz 以上),如極高速的無線 區域網路及汽車防撞雷達。 本計畫之構裝製程將配合電路設計、電 磁模擬與 MCM 元件佈局共同研發,預計 可完成毫米波 MCM 覆晶構裝基板之設 計、毫米波元件積體電路佈局與製作技術 準則,以供未來相關產品之應用。此外, 在 MCM 覆晶模組構裝研發過程中,所開 發的新型 UBM 結構、微型接合凸塊製備技 術、MCM 模組組裝技術、密封材料與方法 等皆可與其它分項計畫整合,成為一個自 電路設計與佈局、IC 製造到模組構裝完整 的產品,可直接移轉業界使用。同時也可 以藉由本計畫的研發能力並結合過內業者 的量產技術,突破此一領域為美、日、歐 等國所壟斷之局面。在研發過程中預計將 產生許多智慧財產權產,對自主性技術之 建立亦將有所貢獻。 關鍵詞:60GHz 傳送接收器、多晶片模組、 覆晶構裝。 Abstract

The project will develop flip chip based radio MCM for Hyper LAN application in 60GHz, which is a major frequency band for

next generation ultra high speed wireless network, by utilizing several emerging technologies in four sub-projects concurrently. First of these is InAlAs/InGaAs Based MHEMT device, MMIC process development and related circuit design supporting tasks.

Associate device developing, the second sub-project will design and develop MMIC chip set focused at 60GHz application. The radio chip set includes low noise amplifier, power amplifier, mixer and frequency multiplier. The third sub-project is to develop flip chip bonding technology and equipment improvement emphasizing on millimeter wave circuit application. The fourth sub-project is to design and realize the 60GHz ratio MCM. In addition to the process effort, the ratio MCM design tasks involve transition, intra chip connection, interference control and resonance suppression technologies etc.

Keywords: 60GHz Transceiver, MCM, Flip

Chip Assembly.

二、緣由與目的

本中心的發展遠景為配合下一世代無 線通訊的發展趨勢,提供毫米波段整體的

(2)

解決方案,包括 IC 設計、元件製程、高頻 量測及構裝技術等,以期成為世界一流的 毫米波通訊研發中心。本中心是跨系所跨 功能的團隊,包含化合物半導體元件實驗 室,射頻及高速積體電路實驗室,應用電 磁實驗室,電子元件構裝實驗室及熱科學 研究實驗室等。設備具完整化合物半導體 元件及電路製程能力、射頻電路設計及測 試能力、厚膜光阻及微影設備、射頻覆晶 封裝設備等。研發中心位於交通大學電子 資訊大樓,實驗設備則分佈於電資大樓、 奈米中心、工六館等。 近年來由於半導體技術及通訊技術的 進步,無線通訊技術產生許多新的應用, 以致微波頻段(~GHz)變的更為擁擠,所以 未來無線通訊新的應用逐漸邁向毫米波段 (40GHz 以上),如極高速的無線區域網路及 汽車防撞雷達。事實上,美國的 TriQuint -全球領先的微波積體電路製供應商-預估 以砷化鎵為基礎商用微波積體電路的市場 ,會從 2003 年的 1 億 6300 萬美元,增加 至 2007 年的 4 億美元。 在毫米波頻段操作之積體電路,與低頻 積體電路相比有若干主要優點。首先,較 高的操作頻率,可容納更多信號中的資訊 編碼,這使得毫米波成為高頻寬、且高容 量通訊系統理想的解決方案。毫米波積體 電路,可取代許多過去以導波管為主要結 構的毫米波零件與模組,大幅縮簡終端產 品的體積。這些優點已經被使用在民生、 衛星通訊、天文與國土安全。電路設計的 持續改進,也促使廠商能夠開發更小、更 便宜的元件給下游用戶。目前固定無線設 備供應商,如 Terabeam Wireless、Ceragon Networks 以及 Bridgewave,正在開發可支 援超過 1 Gbit/s 資料傳輸率,以 60GHz 通 訊之毫米波積體電路,此資料傳輸率足以 使企業用戶連接其內部乙太網絡至光纖設 備,這些廠商同時正在發展在 70GHz 以上 操作之系統,此系統足以提供範圍達 1 英 里,高達 10 Gbit/s 之資料傳輸率。毫米波 供應商正在推廣 76-77GHz 操作之汽車防 撞雷達的新興市場,此種以雷達為基礎之 系統,可提供適當的巡航控制,目前已成 為部份豪華房車之標準配備,如

Mercedes-Benz S-Class 與 Volkswagen Phaeton。而遞減的零件成本,將有希望將 此產品打入中階房車市場。 頻率高於 40GHz 的毫米波頻段,雖具 寬頻帶低干擾等優點,過去因電子元件特 性及構裝技術限制,其應用極為罕見。近 年來由於先進的新型異質界面半導體材料 的開發,加上半導體製程技術的進步,並 結合毫米波覆晶構裝技術等,已為發展具 經濟效益,且可量產的平面式毫米波電路 模組及次系統開啟了坦途。歐、美、日等 科技先進國家為利用毫米波的特性及充分 使用此頻譜資源,也規畫並訂定了新的應 用頻譜,除原有的 57-64GHz 無需使用執 照的頻段, 76-77GHz 車用雷達頻段外, 進一步開放了 71-76GHz, 81-86GHz 及 94GHz 等毫米頻段為無線寬頻通訊用, 77-81 GHz 為車載短距離雷達用。除了上 述數量大的民生應用外,毫米波一些特有 物理特性,也可應用於毫米波成像(全天候 影像,機場安全)、科學(無線天文望遠鏡, 電漿偵測,環境污染物質偵測)、醫學(腫瘤 偵測)、工業(非波壞性測試)及國土安全(非 法物及爆炸物偵測)等。毫米波應用市場, 有關車用雷達方面,TriQuint 公司寬頻科技 處長 Dan Green 估計,毫米波積體電路需 求在 2010 年將達到 1 億個。毫米波成像於 安全偵測與醫學應用方面,其最終產品的 產值預估將達 60 億歐元。 本中心致力於研發毫米波頻段主動元 件及構裝的的相關技術及應用,如毫米波 元件設計,毫米波積體電路設計,毫米波 積體電路製程,毫米波被動電路設計及製 造,毫米波電路 On-Wafer 量測技術,毫米 波模組構裝,毫米波覆晶構裝技術及構裝 設備研製。擬先以 60GHz 收發機研製為載 具,建立及驗證各相關技術能力與設備, 除可將產出成果轉移給國內產業,也可採 合作或支援模式,與國內及國外相關研究 單位,進行各項毫米波技術開發及應用, 兼顧支援產業與學術研究,未來更擬邁向 次毫米波(Sub-Millimeter Wave) 與 Tera Hertz 領域的研究與應用。過去數年本中心

(3)

已與日本、瑞典、英國、德國、美國等數 個知名研究機構及大學建立密切的合作關 係,藉由互相派遣人員交流,以期達到和 世界一流研發機構同步的國際化目標。 三、計畫目標 分項一 60GHz 毫米波單石積體電路設計將持續上 一期科專建立的基礎,設計功能複雜度較 高的一些電路,如可獲得增益較高的串疊 (Cascade)放大器,提供毫米波信號源的倍 頻器,HEMT 電阻式混頻器等,這些積體電 路將可利用覆晶技術構裝組成具完整功能 的多晶片模組,作為毫米波通訊或其他應 用的核心組件。毫米波積體電路設計是細 緻且複雜的工作,涉及元件與電路的相互 影響,也需考慮測試、構裝、信號完整性 及模組整合等因素,與本計畫工作項目的 分項二、分項三、分項四及本分項中的電 磁模擬技術都有關聯,本團隊已在上一階 段培養了充分默契並建力了良好合作模 式,新的階段應可完成預期目標。 分項二 砷化鎵為主的高頻 PHEMT 元件技術,已在 前期計畫當中,結合各實驗室與中心的設 備與人力,順利建立相關的技術能力,同 時並對研究環境與設備資源充分整合,也 促成了一個完整 3 吋砷化鎵 PHEMT/MMIC 生 產線之誕生。本計畫將利用過去所累積的 經驗成果與設備資源作為基礎,投入更具 產業競爭力的 MHEMT 研發。在毫米波段應 用 , MHEMT 元 件 特 性 可 媲 美 於 傳 統 lattice-matched InP HEMT , 將 比 傳 統 PHEMT 及 InP HEMT 更具發展潛力與商業競 爭力。本計畫主要將著重於高 In 含量材料 成長於 GaAs 基材之磊晶技術,MHEMT 磊晶 結構之驗證包括高線性度低噪音及功率電 晶體的研發及 MHEMT 製程之建立與改良, 包括:超低阻值歐姆接觸、InGaAs/InAlAs 乾 濕 式 蝕 刻 、 100 μ m 厚 度 以 下 之 晶 背 via-hole 製程等等。本計畫對於 MHEMT 元 件之模擬與 V-band MMIC 電路之設計,會 與子計畫一合作,並利用所得結果,整合 被動元件技術,發展製作新型整合性高頻 V-band MHEMT MMIC,最後利用構裝技術, 提供一完整之毫米波段技術,可應用於未 來 各 種 毫 米 波 段 , 諸 如 60GHz Point-to-Point Radio 、 76-77GHz automotive radar systems 等方面。本計 畫所發展的 MHEMT 元件製作技術,在未來 世代低功耗的數位應用上,也深具潛力。 根據 2005 年的消息指出,Intel 已與歐洲 廠商 Qinetiq 合作,已成功開發出 InSb 量 子井電晶體(quantum well transistor), 只需消耗 1/10 目前電晶體的能量,就可達 到相同水準的元件效能,意指 III-V 族材 料為主的元件,具有極佳之潛力取代目前 以 Si 為主之低耗能電晶體市場。過去三十 多年間,國內外學界業界均投注大量研發 人力於矽電晶體尺寸縮小化,但目前已逼 近物理尺寸之極限。為突破此一瓶頸,未 來在電晶體設計原理或製作材料的使用 上,均將面臨重大的變革。目前有所謂的 “等效縮小"概念,同時利用縮小電晶體 的體積以及引進新科技等兩種方式,來提 升元件的功效。Intel 認為使用 III-V 族 材料將有機會取代目前廣泛使用的矽電晶 體,本計畫已與 Intel 合作,以本計畫研 發之 MHEMT 技術發展高速及低功率消耗之 QFET(Quantum Well FET),以提供下一世 代之元件技術解決方案。綜合上述,本計 畫所發展之 V-band MHEMT MMIC 技術,為 前期高頻砷化鎵元件技術之提升,亦可作 為下一世代新型電晶體的研發平台,因此 本計畫之 MHEMT 技術,實深具商業價值以 及研發工作之創新性與延續性。 分項三 本計畫將以前期發展之覆晶技術為基礎, 發展多晶片構裝技術,主要工作項目如下: 1. 毫米波 MCM(Multi-chip Module)模 組構裝之基板:配合分項計畫 1 與 4 對基 板電路規格與 MCM 晶片佈局之模擬分析研 究,完成基板之製作(凸塊銲墊間距 = 50   m 之電路規格),依此做為毫米波 MCM 模組構裝之基礎。

(4)

2. 微型接合凸塊之製作技術:前一期計 畫之模擬研究顯示毫米波元件之覆晶接合 須使用高度與直徑尺寸約 50   m 之接合凸 塊,遠小於市售錫球之尺寸,因此須以微 影成像配合電鍍進行製備,但光罩價格相 對昂貴,微影製程需使用黃光室,步驟較 複雜且硬體成本高,光阻清洗與電鍍製程 皆會產生廢液,因此簡化凸塊製程有其必 要。本期計畫擬開發點膠(Dispense)或 鋼板印刷(Stencil Printing)技術以進 行微型接合凸塊之製作;點膠技術毋需使 用光罩,可避免微小孔洞電鍍之困難與電 鍍廢液之產生,並利用可程式化之機台進 行銲錫塗佈,製程應用之彈性大;鋼板印 刷簡單快速,亦可避免電鍍之困難與電鍍 廢液之產生。此一部分之研究內容包括: (1)以機械冶金(Mechanical Alloying) 的方法製作微粒錫粉(直徑 < 10   m); (2)含微粒錫粉之錫膏製備;(3)以點 膠或鋼板印刷製備微型接合凸塊之技術; (4)微型接合凸塊(高度/直徑   50   m)之電遷移與可靠度分析。 3. 新型 UBM 材料與結構之開發:IBM 以無 電鍍鈷(Electroless Co)做為銅晶片之 電路與層間絕緣層之擴散阻障層,相關研 究顯示鈷之阻障能力優於鎳,且在極薄之 厚度即有良好之效果。本項研究擬探討無 電鍍鈷對銲錫之擴散阻障能力,評估其是 否能做為 III/V 族銅晶片覆晶接合之 UBM 層,以取代目前之鈦/鉑/金(Ti/Pt/Au) 結構,而達成製程簡化之目的。 4. 開發毫米波 MCM 模組之覆晶組裝技 術:結合(一)至(三)項之成果與分項 計畫 2 之元件製備,完成毫米波 MCM 模組 之覆晶接合,並對完成模組之接合可靠度 ( Reliability ) 與 接 點 電 遷 移 (Electromigration)行為之量測分析。 構裝密封膠材之開發:此一部分擬配合分 項計畫 1 與 4 之模擬研究,進行密封膠材 之開發,擬從事研究之項目包括順形塗封 (Conformal Coating)之膠材與封蓋之框 膠 膠 材 。 此 部 份 將 利 用 奈 米 複 合 材 料 (Nano-composite)之觀念,以奈米分散 之無機填充物取代傳統微米級之無機填充 物,製成阻水性質更佳的密封膠材以供毫 米波 MCM 模組構裝之應用。 分項四 本分項計畫旨在完成模組整合、電磁構裝 設計及多晶片模組量測。每一模組分別置 放於金屬承載座(carrier),做為接地、散 熱與機械支撐用,同時亦方便各模組之量 測與功能驗證。個別測試完之模組連同承 載 座 , 再 整 合 置 放 於 金 屬 機 構 基 座 (housing base)上。毫米波電路的構裝結 構可提供機械與溼氣防護,提供介於電路 和系統間電與熱的連接,並能預防寄生電 磁干擾。此構裝架構通常包含一金屬基座 (做為熱傳導和機械支撐)、射頻電路或模 組基板、金屬塗料密封環(seal ring)、及 提供機械、電子與溼氣防護之金屬上蓋。 此 構 裝 (housing) 結 構 形 成 一 個 金 屬 空 腔,由於腔內電磁共振,可能影響進而降 低電路性能。當訊號在模組間傳遞時,由 於傳輸結構的不連續,可能激發出空腔共 振而造成模組中元件間及鄰接埠間的寄生 耦合。這些寄生效應主要藉由構裝內高階 之導波管模態(waveguide modes)傳遞,而 造成機構中不同電路間的耦合現象。本計 畫將發展數種技術來分析並抑制這些構裝 內的空腔與導波管模態寄生效應。本計畫 同時將進行多模組機構設計,包含模組間 訊號轉接分析與設計、機構饋入/出結構電 磁分析與設計、及構裝機構區間設計與電 磁分析等。最後將利用本實驗室現有之 Agilent 8510C 向量網路分析儀,發展適當 量測方法,對其他分項計畫完成之射頻多 晶片模組進行個別與整合測試。 本計畫銜接過去三年在共面波導覆晶結構 中所研發之成果以及累積之經驗來設計毫 米波多晶片模組之被動電路設計。並且作 為長程規劃研究中對於毫米波晶片系統研 究之橋樑。由於毫米波接取技術預期在無 線網路及防撞雷達技術之推波助瀾下,勢 必成為明日之星。過去毫米波元件多實現 於金屬導波管結構,然而由於印刷電路結 構之製程技術已經相當成熟,此外同時考 量元件間之相容性及可連接性,平面式波

(5)

導結構勢必取而代之成為毫米波積體電路 之標準製程,以符合通訊系統「輕、薄、 短、小」之需求。本計畫所提之平面類波 導設計近年來在毫米波領域為一熱門之學 術研究題材,同時亦是技術開發之重點, 由於其製程技術已經在過去幾年間由計畫 團隊所開發完成。因此在本次計畫中將可 利用該技術來設計並製作以類波導結構及 共面波導覆晶結構為基礎之被動電路設 計,例如濾波器以及共振腔等。此一階段 之技術研發是邁向毫米波晶片系統之必經 路程,同時亦是技術升級之關鍵。 由於本總計畫所選用操作頻率非常高,電 路中各種主、被動元件很容易產生電磁輻 射,造成不同元件間的電磁耦合。構裝結 構設計的好壞,將影響整個電路的電氣特 性。由於波長短,些微尺寸的差異皆會產 生特性改變。因此必須對擬設計之構裝結 構進行嚴格的三維電磁分析,方能克盡其 功。 四、結果與討論 一. 分項計畫一: MMIC 設計 二.

A1:設計 60GHz Power Amplifier MMIC 電 路 a.設計電路 先訂定此放大器的工作頻率為 60GHz, Gain = 10dB, P1dB = 10dBm。此兩級的放大 器架構輸入端與級間的匹配電路採高通型 態,目的在於彌補電晶體高頻響應,而為 了增加頻寬在輸入和輸出級都採用高通-低通的兩級匹配電路。第一級跟第二級的 電路匹配以增益匹配為考量。第一級之電 晶體尺寸為兩顆 2 x 50um,第二級之電晶 體尺寸為 4 顆 2 x 50um,源極電壓為 3 V, 閘極電壓為-0.25 V。為了可以讓低頻部份 得 以 抑 制 , 在 約 50GHz 附 近 產 生 一 個 transmission zero,讓低頻部份消除,產生 一個 well-defined 的帶通型態。在輸入輸出 方面,為了與 flip-chip 作結合,CPW 是為 最佳輸出接面,然而兩級的 CPW 匹配電路 面積相當驚人,故採用採用先利用 CPW 走 線作場型轉換的緩衝再用 Backside Via 下 地轉為 Microstrip 的型式以節省面積。使用 flip-chip 可以改善傳統式的 bond-wire 效 應,因為此設計電路頻率在 60GHz,若用 bond-wire 的方式,其整體的特性都會消 失,所以使用 flip-chip。底下為 flip-chip 之 模擬與分析情況。 b.模擬電路 利用 ADS 做的電路設計及動作驗證與 模擬,再使用 cadence tool 做實際佈局後, 將 layout 轉回 SONNET 做 EM 效應模擬以 符合設計需求。模擬整體電路來做驗證, 滿足設計需求。 c. 量測 60GHz Power Amplifier電路 [chip 1] VGS VDS VDS VGS

(6)

0.0 0 .2 0.4 0.6 0 .8 1.0 1. 2 1.4 -50 0 50 100 150 200 250 300 (b) VG= 0 V VG= - 0 .2V VG= - 0 .4V VG= - 0 .6V VG= - 0 .8V Lg= 8 0 n m Wg= 2 x 5 0 µm Drain-source Voltage VD S (V) O u tp u t-co n d u ct a n ce gO (m S ) 0 .0 0 .2 0.4 0.6 0.8 1. 0 1 .2 1 .4 0 50 0 100 0 150 0 (a) VG= 0 V V G= - 0.2V V G= - 0.4V VG= - 0.6V VG= - 0.8V L g= 80 nm W g= 2 x 50 µm D ra in cu r ren t ID (m A /m m )

D rain- source Voltage VDS (V) 操作頻率(BW1dB) 59-64 GHz 線性增益(S21) > 10dB @ 60GHz 輸入端反射損耗(S11) > 10dB 輸出端反射損耗(S22) > 10dB OP1dB > 10dBm 穩定度 無條件穩定 [chip 2] 2 *50X4 2 *50X2 操作頻率(BW1dB) 59-64 GHz 線性增益(S21) > 10dB @60GHz 輸入端反射損耗(S11) < 10dB 輸出端反射損耗(S22) >10dB OP1dB > 15dBm 穩定度 無條件穩定 二.分項計畫二: 60GHz 高頻元件研發及 MMIC 製作 B1. 具有超快速通道層InAs之MHEMT製作 B1. 本分項計畫將引入 InAs 為通道層的材 料,以提升元件的增益指數並降低雜訊指 數及減少能量的消耗

In0.52Ga0.48As In0.7Ga0.3As InAs HEMTs

此分項計畫中,三種不同的銦含量成份的 通道層(In 52%、In70%、In100%)被設計並 製作成元件,並量測直流與微波特性。 以100%銦含量為通道層製作的元件 10 20 30 40 50 60 70 80 -100 -90 -80 -70 -60 -50 -40 -30 -20 -10 0 10 20 30 40 S -Pa ra m e te r (d B) Frequency (GHz) afterFC_S11 beforeFC_S11 afterFC_S21 beforeFC_S21 afterFC_S22 beforeFC_S22 afterFC_S12 beforeFC_S12 -45 -40-35 -30-25 -20-15 -10 -5 0 5 10 -20 -15 -10 -5 0 5 10 15 20 Ou tpu t Pow e r (d B m ) Input Power (dBm) Pout (dBm)_beforeFC 40 50 60 70 -50 -40 -30 -20 -10 0 10 20 S P a ra m e te r (d B ) Frequency (GHz) S(2,1) S(1,2) S(1,1) S(2,2) -12 -10 -8 -6 -4 -2 0 2 4 6 8 10 -10 -5 0 5 10 15 20 5 6 7 8 9 10 Pou t ( d B m ) Pin (dBm) Before FC After FC VD1=2.5V VD2=3V G a in ( d B )

(7)

展現出非常高的電流密度,由量測中發 現,此元件操作在 VDS小於0.8V以下時就 可展現出絕佳的特性,並且避免因撞擊造 成的離子化效應降低元件特性。 在此偏壓下,元件擁有高達494GHz的 電流截止頻率以及390GHz的最高震盪頻 率。由量測的結果可得知,此元件十分適 合本計畫使用。 B2. 50-nm T-形閘極製程技術 B2. 此重點工作項目是 50-nm 閘極寬度的 開發,以提升元件的高頻使用特性。 經調整光組厚度以及電子束微影系統 的曝光劑量後,線寬40奈米閘極製程技術 已被成功開發。 應用 40 奈米閘極製程技術的元件後,元件 的電流截止頻率提升到 506GHz。 B3. MHEMT 功率放大器元件模型建立與 製作 B3. 在本年度的 60 GHz 功率放大器項目主 要是完成 60GHz 頻段的 MHEMT 功率元件 的製作。 此為In0.52Ga0.48As的功率元件製作 完成後的照片。 此為功率元件之小訊號模型。 1 10 100 1000 0 10 20 30 40 (a) fmax= 390 GHz fT=494 GHz U H21 MAG/MSG Gain ( d B) Frequency (GHz) Lg = 80 nm Wg = 2 x 50 µm VD = 0.8 V VG = -0.5 V 1 10 100 1000 0 5 10 15 20 25 30 35 40 45 40nm InAs QWFETs VDS=1.0V VGS=0.05V H21 MAG/MSG fmax = 285(GHz) fT = 506(GHz) Ga in ( d B) Frequency (GHz)

(8)

由模擬結果得知,此功率元件在 32 GHz 時,輸出功率可達 16.34 dBm;而在 量測頻率為 60GHz 時,輸出頻率為 13.36 dBm。 此功率元件製作完成後,實際的功率 量測結果顯示,在操作頻率為32GHz時, 輸 出 功 率 為 14.5dBm , 此 時 的 增 益 為 9.5dB,與32GHz模擬結果相符合。於由目 前 國 內 on wafer 功 率 量 測 系 統 無 法 量 測 60GHz的功率特性,但是由32GHz的實際量 測結果與模擬結果特性相符,可推測此元 件實際操作在60GHz實可符合本計畫之需 求。 B4. PA MMIC製作 B4. 本分項計畫重點工作項目是60GHz功 率放大器的設計與製程,目標是把主、 被動元件同時於砷化鎵半導體晶片上 製作,製成單石微波電晶體的功率放大 器 ( PA MMIC)。 2 *50X4 2 *50X2 此為60GHz Power Amplifier電路 此為 60GHz MMIC 製作完成後的照片。 量測結果如下: -12 -10 -8 -6 -4 -2 0 2 4 6 8 10 -10 -5 0 5 10 15 20 5 6 7 8 9 10 Po ut (d B m ) Pin (dBm) Before FC After FC VD1=2.5V VD2=3V Ga in (d B ) 40 50 60 70 -50 -40 -30 -20 -10 0 10 20 S Pa ra me te r (dB) Frequency (GHz) S(2,1) S(1,2) S(1,1) S(2,2) 操作頻率(BW1dB) 59-64 GHz 線性增益(S21) > 10dB @60GHz 輸入端反射損耗(S11) < 10dB 輸出端反射損耗(S22) > 10dB OP1dB > 15dBm 穩定度 無條件穩定 符合完成指標所需之條件。

(9)

三 分項計畫三:高頻元件構裝及設備 C1. MCM基板電路製作 a. MCM 基板電路設計 TX-CPW基板電路: RX 基板電路: b. 以噴印技術完成之 MCM 基板電路圖 (以微影成像技術完成之 MCM 基板電 路詳見分項計畫四報告內容)。* C2. 覆晶構裝之接合試作與電路高頻特性 量測。

a. 建立 Hot Via Transition 覆晶接合之製 程。

b. MS-to-CPW Hot Via Transition 之電路 結構最佳化。

c. Hot Via Transition 之電路高頻特性量測

Insertion Loss 量測結果 經電路結構之最佳化後,在 DC 至 67 GHz 範圍內可獲得 Insertion Loss 約為 0.5 dB,Return Loss 小於 18 dB 之優良電氣性 質。 C3. 新型 UBM 結構之擴散阻障機制分析 無電鍍 Co(W,P)薄膜應用於 SnAgCu(SAC) 無鉛銲錫之阻障行為分析:* 經 250°C,1 小時液態時效處理後之 SAC/ 非晶態 Co(W,P)界面形貌 (a) (b) (d) (e) (g) (h) (c) (f) (i)

mounting thinning down PRs for via etching

via etching

and PRs removal Au plating

backside PRs patterning

(10)

Co(W,P)界面形貌 界面反應分析顯示Co(W,P)為一複合 型(犧牲型+填塞型)之擴散阻障層,足夠厚 度(> 2 µm)的Co(W,P)可有效阻擋SAC銲 錫之擴散。 C4. 覆晶構裝設備發展 發展高精密度的多晶片覆晶構裝設備,可 供 60GHz 多晶片覆晶構裝。包括精密定 位、壓力控制等系統。 平 面 三 自 由 度 圓 盤 定 位 機 構 :定 位 誤 差 <0.2um。 a. 精進精密定位系統使定位解析度達到< 0.2µm b. 利用直流伺服馬達搭配精密導螺桿與 線性滑軌做為覆晶構裝製程中之 Z 軸 垂直定位機構。 c. 以直流電磁鐵、壓縮彈簧與力量感測器 做為覆晶鍵合力量控制系統,使力量控 制解析度達到20g以下。 四 分項計畫四: MCM 整合設計及測試 D1.60 GHz 毫米波濾波轉接設計 D1.本項分析結構如圖一所示,包含了 CPW 與 Microstrip Line 兩個種高頻傳輸結構及 其連接架構(Bonding Wire)。因應 Bonding Wire 架構會產生電感效應,我們便將此效 應加以應用,讓此部分電路產生率波器 (Filter)的效果。 圖一 模擬電路:我們採用HFSS針對Bonding wire模擬其訊號轉接。並在不增加成本的條 件下,利用Bonding Wire及電路的設計構成 濾波器,以滿足電路設計需求,在轉接損 耗最小的狀況下,達到最佳的濾波能力, 本年度已完成此電路的設計。 D2.60 GHz 毫米波 MCM 空腔共振抑制設 計 D2. 本 項 分 析 結 構 如 圖 二 所 示 , 包 含 了 60GHz 電路模組部分,我們利用電路模組 外 的 空 間 加 以 利 用 , 設 計 成 EBG (Electromagnetic bandgap) 架構,利用 EBG 電 路 等 效 並 聯 電 感 與 電 容 效 應 , 產 生 Stopband 的 Resonant 頻率。此一架構能有 效的振抑空腔的共振,降低了電路之間干 擾的問題。 圖二 模擬電路:我們採用HFSS針對60G毫米 波EBG架構進行模擬,使整體電路特性能 達到最佳狀態,60GHz毫米波MCM空腔共 振抑制設計採用EBG架構已完成此項設 計。 D3.60 GHz 毫米波 MCM 封裝機構區間設 計與電磁分析

(11)

D3. 本項結構我們結合了 EBG 結構加以模 擬,分析 60GHz 毫米波 MCM 封裝機構間 的電磁影響,進而對其封裝機構進行設計。 D4. 60GHz毫米波共面波導濾波器設計 D4.本項結構部分如圖三所示,我們針對第 一年計畫設計的共面波導慮波器(CPW Filter)設計結果加以加強,尤其在 Band Width 及 Insertion Loss 方面的系統需求, 且設計時也必須考慮到 Filter Size 也是考 量的一大重點,已經完成此部分電路設計; 因應上半年量測結果發現 Filter 會有頻飄 問題產生,為塑膠 Mask 精密度造成,改由 玻璃 Mask 後,便改善頻飄問題。 圖三 五、計畫成果自評 本計畫於第二年度延續第一年度完成 之成果,對於 60 GHz 高頻元件研發及 MMIC 設計、MCM 基板設計、構裝技術與 設備開發、MCM 模組封裝架構與轉接設計 等方面再加以設計研發,各子計畫都有相 當不錯的成果,已完成 60 GHz 高頻元件 結構設計製作與 PA MMIC,並開發 Hot Via Transition 覆晶接合與新型 UBM 結構結 構,並完成 MCM 組裝結構之電磁模擬, 未來結合第三年度之整合,將對於國內 60GHz 之生產及設計技術會有很大的提 升。 六、參考文獻

[1] T. Hirose, K. Makiyama, K. Ono, T. M. Shimura, S. Aoki, Y. Ohashi, S. Yokokawa, and Y.Watanabe, “A flip-chip MMIC design with coplanar waveguide transmission line in the W-Band,” IEEE Trans. Microw. Theory

Tech., vol. 46, no. 12, pp. 2276–2282, Dec. 1998.

[2] A. Tessmann, M. Riessle, S. Kudszus, and H. Massler, “A flip-chip packaged coplanar 94 GHz amplifier module with efficient suppression of parasitic substrate effects,” IEEE Microw. Wireless Compon. Lett., vol. 14, no. 4, pp. 145–147, Apr. 2004.

[3] Y. Arai, M. Sato, H. T. Yamada, T. Hamada, K. Nagai, and H. I. Fujishiro, “ 60-GHz flip-chip assembled MIC design considering chip substrate effect,” IEEE Trans. Microw. Theory Tech., vol. 45, no. 12, pp. 2261–2266, Dec. 1997.

[4] A. Jentzsch and W. Heinrich, “Theory and measurement of flip-chip interconnects for frequencies up to 100 GHz,” IEEE Trans. Microw. Theory Tech, vol. 49, no. 5, pp. 871–878, May 2001.

[5] C. Kärnfelt, H. Zirath, J. P. Starski, and J. Rudnicki, “Flip chip assembly of a 40–60 GHz GaAs microstrip amplifier,” in Proc. 34th Eur. Microw. Conf., Amsterdam, The Netherlands, Oct. 11–15, 2004, vol. 1, pp. 89–92.

[6] M. Yu, M. Matloubian, P. Petre, L. R. Hamilton, R. Bowen, M. Lui, H.-C. Sun, C. M. Ngo, P. Janke, D. W. Baker, and R. S. Robertson, ”W-band InP HEMTMMIC’s using finite-ground coplanar waveguide (FGCPW) design,” IEEE J. Solid-State Circuits, vol. 34, no. 9, pp. 1212–1218, Sep. 1999.

[7] G. P. Gauthier, L. P. Katehi, and G. M. Rebeiz, “W-Band finite ground coplanar waveguide (FGCPW) to microstrip line transition,” in IEEE MTT-S Int. Dig., 1998, pp. 107–109.

[8] W. Heinrich, A. Jentzsch, and G. Baumann, “Millimeter-wave characteristics of flip-chip interconnects for multichip modules,” IEEE Trans. Microw. Theory Tech, vol. 46, no. 12, pp. 2264–2268, Dec. 1998.

[9] L. Zhu and W. Menzel, “Broad band microstrip to CPW transition via frequency dependent electromagnetic coupling,” IEEE Trans. Microw. Theory Tech, vol. 52, no. 5, pp. 1517–1522, May 2004.

[10] A. M. E. Safwat, K. A. Zaki, W. Johnson, and C. H. Lee, “Novel transition between different configurations of planar transmission lines,” IEEE Microw. Wireless Compon. Lett., vol. 12, no. 4, pp. 128–130, Apr. 2002.

(12)

[11] G. M. Rebeiz, J. B. Muldavin, “RF MEMS switches and switch circuits,” in IEEE Microwave Magazine, Dec. 2001, vol. 2, no. 4, pp. 59-71.

[12] De Los Santos, H.J.; Fischer, G.; Tilmans, H.A.C.; van Beek, J.T.M., “RF MEMS for ubiquitous wireless connectivity. Part II. Application,” in IEEE Microwave Magazine, Dec. 2004, vol. 5, no. 4, pp. 50-65.

[13] A. Jourdain, X. Rottenberg, G. Carchon and H. A. C. Tilmans, “Optimization of 0-level packaging for RF-MEMS devices,” in Proc. Transducer’03, Boston, MA, June 8–12, 2003, vol. 2, pp. 1915–1918.

[14] Carchon, G.; Jourdain, A.; Vendier, O.; Schoebel, J.; Tilmans, H.A.C., “Integration of 0/1-level packaged RF-MEMS devices on MCM-D at millimeter-wave frequencies,” in Electronic Components and Technology Conference, 2005. Proceedings, June 2005, vol. 2, pp. 1664–1669.

[15] A. Margomenos, D. Peroulis, J. P. Becker, and L. P. B. Katehi, “Silicon micromachined interconnects for on-wafer packaging of MEMS devices,” Silicon Monolithic Integrated Circuits in RF Systems, 2001, Sept. 12–14, 2001, pp. 33–36.

[16] Margomenos, Alexandros; Peroulis, Dimitrios; Herrick, Katherine J.; Katehi, Linda P. B., “Silicon Micromachined Packages for RF MEMS Switches,” in European Microwave Conference, 2001., Oct. 2001, pp. 1–4.

[17] Schmuckle, F.J.; Jentzsch, A.; Gassler, C.; Marschall, P.; Geiger, D.; Heinrich, W., “40 GHz hot-via flip-chip interconnects,” in Microwave Symposium Digest, 2003 IEEE MTT-S International, June 2003, vol. 2, pp. 1167–1170.

[18] Bessemoulin, A.; Gaessler, C.; Marschall, P.; Quentin, P., “A Chip-Scale Packaged Amplifier MMIC using Broadband Hot-Via Transitions,” European Microwave Conference, Oct. 2003, pp. 289–292.

[19] Wu, W.-C.; Hsu, L.-H.; Chang, E. Y.; Karnfelt, C.; Zirath, H.; Starski, J. P.; Wu, Y.-C., “60 GHz Broadband MS-to-CPW Hot-Via Flip Chip Interconnects,” in IEEE Microwave and Wireless Components Letters, Nov. 2007, vol. 17, no. 11, pp. 784–786.

[20] Wei-Cheng Wu, Li-Han Hsu, Edward Yi Chang, J. Piotr Starski, and Herbert Zirath, “60 GHz broadband 0/1-level RF-via interconnect for RF-MEMS packaging,” Electronics Letters, vol. 43, no. 22, Oct. 25 2007.

[21] G. E. Ponchak, J. Papapolymerous, and M. M. Tentzeris, “Excitation of coupled slotline mode in finite-ground CPW with unequal groundplane widths,” IEEE Trans. Microw. Theory Tech., vol. 53, no. 2, pp. 713–717, Feb. 2005.

[22] A. Jentzsch and Wolfgang Heinrich, Senior Member, IEEE, “Theory and measurements of flip-chip interconnects for frequencies up to 100 GHz,” IEEE Trans. Microw. Theory Tech., vol. 49, no. 5, pp. 871–878, May 2001.

[23] W.C. Wu, H.T. Hsu, E. Y. Chang, C.S. Lee, C.H. Huang, Y.C. Hu, L.H. Hsu, and Y.C. Lien, “Flip-chip packaged In0.52Al0.48As/InGaAs metamorphic

HEMT device for millimeter wave application,” in Proc. CS-MAX, Compound Semicond. Manufact. Expo, Nov. 2005, pp. 94-97

參考文獻

相關文件

FPPA 是 Filed Programmable Processor Array 的縮寫,簡 單的說:它就是一個可以平行處理的多核心單晶片微控器。與一般 微控器如 8051、pic,…

機器人、餐飲服務、花藝、雲端運算、網路安全、3D 數位遊戲藝術、旅 館接待、行動應用開發、展示設計、數位建設

雙極性接面電晶體(bipolar junction transistor, BJT) 場效電晶體(field effect transistor, FET).

The design of a sequential circuit with flip-flops other than the D type flip-flop is complicated by the fact that the input equations for the circuit must be derived indirectly

‡ RFID 運作原理是透過一片小型硬體的無線射頻辨識技 術晶片( RFID chips),利用內含的天線來傳送與接

隨著影像壓縮技術之進步、半導體科技之快速發展、無線通訊技術與數位傳送輸技術

Singleton,”A methd for computing the fast Fourier Transform with auxiliary memory and limited high-speed storage”, IEEE Trans. Audio

Park, “A miniature UWB planar monopole antenna with 5-GHz band-rejection filter and the time-domain characteristics,” IEEE Trans. Antennas