應用電漿浸沒離子佈植(PIII)與晶圓鍵結技術製造SOI及GOI半導體材料研究(1/3)

行政院國家科學委員會專題研究計畫 期中進度報告

應用電漿浸沒離子佈植(PIII)與晶圓鍵結技術製造 SOI 及

GOI 半導體材料研究(1/3)

期中進度報告(精簡版)

計 畫 類 別 ： 個別型 計 畫 編 號 ： NSC 96-2623-7-002-011-NU 執 行 期 間 ： 96 年 02 月 01 日至 96 年 12 月 31 日 執 行 單 位 ： 國立臺灣大學電機工程學系暨研究所 計 畫 主 持 人 ： 劉致為 處 理 方 式 ： 本計畫可公開查詢

中 華 民 國 96 年 11 月 09 日

行政院國家科學委員會補助專題研究計畫成果報告

※※※※※※※※※※※※※※※※※※※※※※※※

※ ※

※ ※

應用電漿浸沒離子佈植(PIII)與晶圓鍵結技術製造 SOI

及 GOI 半導體材料研究

※※※※※※※※※※※※※※※※※※※※※※※※

計畫類別：

■

個別型計畫□整合型計畫

計畫編號：NSC 96-2623-7-002-011-NU

執行期間：2007 年 2 月 1 日至 2007 年 12 月 31 日

計畫主持人：劉致為

計畫參與人員：李承翰、鄧鈺、戴宇宏、林政明

成果報告類型(依經費核定清單規定繳交)：■精簡報告 □完整報告

本成果報告包括以下應繳交之附件：

□赴國外出差或研習心得報告一份

□赴大陸地區出差或研習心得報告一份

□出席國際學術會議心得報告及發表之論文各一份

□國際合作研究計畫國外研究報告書一份

處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、

列管計畫及下列情形者外，得立即公開查詢

□涉及專利或其他智慧財產權，□一年■二年後可公開查

詢

執行單位：國立台灣大學電子所

中 華 民 國 96 年 10 月 30 日

行政院國家科學委員會專題研究計畫成果報告

應用電漿浸沒離子佈植(PIII)與晶圓鍵結技術製造 SOI 及 GOI 半

導體材料研究

計畫編號：NSC 96-2623-7-002-011-NU

執行期間：2007 年 2 月 1 日至 2007 年 12 月 31 日

主持人：劉致為 國立台灣大學電子所

計畫參與人員：

李承翰、鄧鈺、戴宇宏、林政明 國立台灣大學電子所

一、中文摘要 本次研究中，我們利用電漿浸沒離子 佈 植 技 術 (Plasma Immersion Ion Implantation, PIII)進行氫離子佈植，並 探討其影響。隨著 pulse voltage 的增加， 我們發現晶圓的表面粗糙度也隨之上升。 氫離子被佈植入金氧半元件中，原本有可 能填補在氧化層與矽基板間的懸盪鍵結， 以修補介面缺陷。但是，由於離子佈植對 晶圓表面造成破壞，反而會增加反向偏壓 時的漏電流。此外，在本次實驗中，我們 亦嘗試了 smart-cut 製程的建立。表面的 粗糙度會隨著 smart-cut 的溫度上升而增 加。而利用 smart-cut 後的基板製造的光 偵測器之元件特性，在本次研究中亦有被 探討。 關鍵詞： 電漿浸沒離子佈植技術、氫離子 佈植、smart-cut、表面粗糙度、 光偵測器。 Abstract

The influences of hydrogen implantation by plasma immersion ion implantation (PIII) have been report. The surface roughness becomes higher with the increasing pulse voltage. Hydrogen, which has been implanted into the metal-oxide-semiconductor device, should passivate the dangling bond on the interface between the oxide and Si substrate, and should reduce the dark current of the device. However, the damages caused by ion

implant increase the leakage current of the device under the reverse bias. Furthermore, the smart-cut process has also been built in this work. The surface roughness increases with the higher smart-cut temperature. The characteristics of photodetector have also been discussed.

Keywords ： plasma immersion ion

implantation, hydrogen implantation, surface roughness,

smart-cut, photodetector. 二、緣由與目的 一般傳統的離子佈值方式，為單方向 離子佈值，耗時且昂貴，電漿浸沒離子佈 植技術為一種三維離子佈植技術，不同於 傳統離子束單方向佈植，為一種高效率、 低成本的離子佈值方式，且 PIII 設備簡 單，使用一個大腔體的電漿源，並在靶材 加一脈衝電壓，電漿離子便會同時佈植於 靶材內，本研究使用 PIII 將氫離子以三維 的方式佈植至晶圓內層，取代傳統離子佈 值方式，運用 smart-cut 製程 [1,2,3]， 達到異質材料膜層轉移。 三、研究方法與成果 圖一為利用不同電壓進行電漿浸沒離 子佈植後，對矽晶圓表面測量表面粗糙度 的結果。可以發現，隨著我們利用的 pulse voltage 越高，表面粗糙度便越大。由於

pulse voltage 的增高會使得佈植入矽晶 圓的氫離子個數增多，而氫離子佈植會對 矽晶圓表面造成部分破壞，因而會使矽晶 圓的表面粗糙度增加。在金氧半的電容元 件中，在氧化層與矽基板間的矽懸盪鍵結 會形成部分的介面缺陷，進而使得反向偏 壓時的漏電流上升。而氫離子本身可以填 補該介面缺陷，能讓元件特性獲得改善。 因此，我們便利用 PIII 的製程，嘗試氫離 子佈植入已生長氧化層的矽晶圓中，以修 補矽懸盪鍵結，如圖二所示。圖三為此金 氧半電容元件的電流-電壓特性圖。我們可 以發現，在剛進行完 PIII 製程的元件，其 反向偏壓電流是比未進行 PIII 製程之元 件高了將近三倍。而在熱退火製程之後， 有進行 PIII 的元件其反向電流依舊比起 未進行 PIII 的元件來得高。為了確認此現 象的原因，我們亦量測了電容-電壓特性， 如 圖 四 所 示 。 由 C-V 的 特 性 所 出 現 的 stretch out 現象，顯示在經過 PIII 製程 之後，元件介面的缺陷有增加。由於離子 佈植製程本身就會對佈植的晶圓造成一些 破壞，因此我們認為在佈植過程中，介面 的缺陷並沒有如我們原先預期的被氫離子 填補，反而因為佈植的破壞而增加。所以 在 I-V 或是 C-V 上，經過 PIII 製程後元件 的表現都比未經過 PIII 製程的元件表現 來得差。 由於 PIII 的製程仍舊在 recipe 的測 試階段，對於氫離子進入的佈植濃度仍舊 無法順利控制。因此，我們原先預期的利 用晶圓鍵結與 smart-cut 方式進行絕緣層 上矽技術與絕緣層上鍺技術並未成功進 行。但為了替之後的元件進行測試，我們 利用 ion implantation 的方式佈植氫離子 在鍺基板中，先進行絕緣層上鍺技術的嘗 試。圖五為晶圓鍵結配合 smart-cut 技術 所進行的絕緣層上鍺技術製程。首先，將 n-type 鍺 晶 圓 基 板 ， 稱 之 為 寄 生 晶 圓 (host wafer)，進行氫離子佈植。佈植能 量為 150keV，此能量將使氫離子大量聚集 在約 1.3 μm 處。另外準備一以乾氧方式 成長熱氧化層 50nm 之矽晶圓，稱之為承載 晶圓(handle wafer)。兩晶圓以去離子水 進行超音波振洗 5 分鐘，去除晶圓表面之 粉塵顆粒。之後，將兩晶圓皆浸於由氨水 （NH4OH）、過氧化氫（H2O2）與去離子純 水（H2O）加熱維持至 80℃所組成的 SC-1 溶液（NH4OH：H2O2：H2O ~ 0.5：1：5）中 15 分鐘。用去離子水沖洗 5 分鐘後，以高 壓純氮氣將晶圓吹乾。此時兩晶圓表面為 佈滿 OH -鍵之親水性表面。 兩晶圓之黏合介面對齊後，在室溫下 之無塵室中(避免粉塵顆粒落於黏合介面 處)晶圓直接黏合。將兩晶圓在氮氣淨化 (purge)的環境中，壓力為一大氣壓下，加 熱至 150℃維持 4 小時以加強晶圓鍵結之 強度，之後再進行不同溫度加熱，使之前 進行氫離子植入峰值處產生晶圓分離。圖 六顯示了不同後段加熱溫度下，smart-cut 後鍺晶圓表面粗糙度。後段加熱的溫度越 低，鍺晶圓的表面粗糙度也隨之變低。由 此可見，對於此項 smart-cut 製程，在加 強晶圓鍵結強度之後的後段加熱溫度，是 以低溫為佳。 圖七顯示在完成絕緣層上鍺技術後進 行不同溫度下之 forming gas anneal 後， 晶圓表面的粗糙度分析。我們可以發現， 在 400o

C 以下的 forming gas anneal，均 能夠有效的降低原本非常粗糙的鍺晶圓表 面。這是因為 forming gas anneal 會增加 Ge-H cluster 的形成，並且加強表面鍺原 子的表面擴散 []。而表面的鍺原子經由此 機制會往其他表面移動，以填平原本下凹 的部分。經由此項機制，鍺晶圓表面的粗 糙度可以有效的降低。 圖八顯示利用已經完成的絕緣層上鍺 技術基板所製作的光偵測器特性與光偵測 器的結構圖。我們可以清楚的看到，在三 種波長光線之照射下，此光偵測器具有不

同的光響應。我們將光響應的部分整理在 圖九，可以清楚的看到在 1310 nm 的光波 長下，此光偵測器元件會有最強的光響 應，而 850nm 與 1550nm 相較起 1310nm， 響應都相當弱。造成此現象的原因是由於 我們的鍺晶圓在經過 smart-cut 之後，僅 只有 1.3μm 轉移到承載晶圓上。850nm 光 線的吸收深度約為 0.33μm，1310nm 的約 為 1.3μm，而 1550nm 的約為 22μm。由吸 收深度的不同，我們可以知道，1550nm 的 光，僅僅只有約 5%會被此光偵測器吸收。 因此其光響應自然就比較低。而 850nm 的 光雖然與 1310nm 的光一樣都是 100%吸 收，但是由於 850nm 的光吸收的位置都接 近表面，而容易受到表面粗糙度的影響而 使光響應降低。因此 850nm 的光響應也遠 低於 1310 的光響應。表面粗糙度所造成光 響應的不同，可以靠著對表面的 etching 來降低表面粗糙度而獲得解決。 四、結論： 本次研究中，我們利用電漿浸沒離子 佈 植 技 術 (Plasma Immersion Ion Implantation, PIII)進行氫離子佈植，並 探討其影響。隨著 pulse voltage 的增加， 我們發現晶圓的表面粗糙度也隨之上升。 氫離子被佈植入金氧半元件中，原本有可 能填補在氧化層與矽基板間的懸盪鍵結， 以修補介面缺陷。但是，由於離子佈植對 晶圓表面造成破壞，反而會增加反向偏壓 時的漏電流。在本次實驗中，我們也利用 傳統 hydrogen ion implantation 嘗試 smart-cut 製程的建立。隨著 smart-cut 的溫度上升表面的粗糙度會增加。但是在 forming gas 的熱退火處理之後，表面粗 糙度將會獲得改善。利用 smart-cut 後的 基板製造的光偵測器之元件，在 1310nm 下 會 具 有 最 大 的 光 響 應 。 這 是 由 於 smart-cut 後的鍺晶圓厚度僅有 1.3μm， 且表面較為粗糙所致。 五、參考文獻

[1] M. Burel, Electron. Lett. 37, 1201, 1995 [2] Y. Cho and N. W. Cheung, Appl. Phys.

Lett. 83, 3827, 2003

[3] C.-Y. Yu, C.-Y. Lee, C.-H. Lin, and C. W. Liu, “Low-Temperature Fabrication and characterization of Ge-on-Insulator structures,” Appl. Phys. Lett., Vol. 89, 101913, 2006

[4] A. Nayfeh, C. O. Chui, K. C. Saraswat, and T. Yonehara, Appl. Phys. Lett., 85, 2815, 2004

圖一：佈值電壓對表面粗糙度變化 圖五：Smart-cut 製程之示意圖 圖二：利用氫離子佈植進行 H-passivation 實驗 之結構圖 圖六：表面粗糙度隨後段 anneal 溫度之變化 anneal 後所造成表面粗糙度之變化 圖三：利用氫離子佈植進行 H-passivation 後之 電流-電壓量測 圖七：經由不同溫度之 forming gas 圖四：利用氫離子佈植進行 H-passivation 後之 電容-電壓量測

圖八：Smart-cut 製程後製作之光偵測器元件之暗 電流與光電流特性