行政院國家科學委員會補助專題研究計畫 ■ 成 果 報 告
□期中進度報告
矽光電從低雙折射效應商業應用至微小極高精密度光電積體 電路的研發
計畫類別：□ 個別型計畫 □ 整合型計畫 計畫編號：NSC 97-2221-E-011-015-MY2
執行期間： 2008 年 08 月 01 日至 2010 年 10 月 31 日
執行機構及系所：國立台灣科技大學電子工程系
計畫主持人：徐世祥 共同主持人：
計畫參與人員：游輝智、劉凱文、蔡祐立、林奕良、甘碩堯、曾聖傑、陳俊 良
成果報告類型(依經費核定清單規定繳交)：□精簡報告 ■完整報告
本成果報告包括以下應繳交之附件：
□赴國外出差或研習心得報告一份
□赴大陸地區出差或研習心得報告一份
■出席國際學術會議心得報告及發表之論文各一份
□國際合作研究計畫國外研究報告書一份
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、列 管計畫及下列情形者外，得立即公開查詢
□涉及專利或其他智慧財產權，□一年□二年後可公開查詢
中 華 民 國 100 年 1 月 26 日
目錄:
中文摘要………..3
英文摘要………..4
報告內容 前言………..………5
研究目的………..5
文獻探討………..5
研究方法與結果………..6
結論………11
參考文獻………11
計畫成果自評………14
可供推廣之研發成果資料表………15
附錄………16
中文摘要：
矽光電從低雙折射效應商業應用至微小極高精密度光電積體電路的研發
關鍵詞: 絕緣層上覆矽、雙折射效應、色散、矽線光波導、互補金屬氧化半導體
由於矽廣泛地被應用於微電子產業，絕緣層上覆矽平台不僅可成為低功率消耗及高速度特 性之光學與電子學應用的共通基板，而且也被證明可與互補式金屬氧化物半導體(CMOS）的 標準製程相容。相對於傳統的二氧化矽波導，擁有高折射係數差異的絕緣層覆矽結構，可以 更進一步微小化光波導及以其為主次系統的體積。因此絕緣層覆矽波導是未來低成本與高量 產製造光積體電路建構模組(Building Blocks)的最佳選項。
在微米波導中，我們已完整地在理論與實驗上得到絕緣層上覆矽波導的雙折射效應, 4.7x10-4,與色散(Chromatic Dispersion)值, -900ps/(nm km)。在次微米波導中，我們在理論與製 程上，也成功地研發出以0.35-μm CMOS 共容的矽線光波導(Silicon Wire Waveguide)與其元 件。同時根據商用軟體BeamPROP 中的模態分析，我們有系統地將矽線光波導幾何形狀的差 異對單模態的關係與其雙折射效應上，作詳盡地理論計算與分析。為了減少光波導與光纖之 間的耦合損耗，Nanotaper 亦運用有限時域差分(FDTD)演算法來設計，尖端寬度為 0.12-μm 與 長度為 40-μm 可以將模態不匹配損耗降低至 0.7dB。在國家奈米元件實驗室製作的矽線光波 導，是採用硬質光阻罩幕進行乾式蝕刻，以有效降低側壁粗糙度，實驗得到的光傳播損耗為 10.14dB/cm。我們也以此CMOS 標準製程在絕緣層上覆矽晶片製造出次微米多模干涉計與光 調制器。
英文摘要：
Silicon Photonics from Commercial Applications in Low Birefringence to Highly Integrated Circuits in a Small Footprint
Keywords: SOI, Birefringence, Chromatic Dispersion, Silicon Wire Waveguide, CMOS
Silicon is extensively utilized in the microelectronics industry. Therefore, silicon-on-insulator (SOI) platform becomes the most popular substrates due to its offering the common substrate for both optical and electronic applications and demonstrating the compatibility with standard complementary metal-oxide-semiconductor (CMOS) processing besides low power consumption and high speed performance. As opposed to conventional SiO2 guided on silicon substrate, the SOI structures can be further utilized as the exceptionally high index contrast for ultra-compact optical waveguides and their based subsystems. We can say that SOI is a promising candidate and could efficiently construct the building blocks for future photonic integrated circuits using a cost-effective and high-yield process.
In micro-waveguide study, we fully demonstrated the birefringence effect of 4.7x10-4 and chromatic dispersion -900 ps/(nm km) on the SOI waveguides. In submicron-waveguide development, the silicon wire waveguide and its based components were also successfully studied and demonstrated on 0.35-μm CMOS compatible process. According to the mode solver built in the BeamPROP commercial software, the critical dimensions for silicon wire waveguide geometric variations were simulated for the birefringence study and single mode operating region. In order to reduce the coupling loss between waveguide and fiber, we utilized FDTD algorithm to design nanotaper, which tip width of 0.12-μm and taper length of 40-μm could minimize the optical mode mismatch down to 0.7 dB. The dry etching with the oxide hard mask was taken on silicon wire waveguides to reduce the sidewall roughness in National Nano Device Laboratories (NDL), which propagation loss was experimentally demonstrated as 10.14 dB/cm. We also utilized CMOS compatible process to successfully deliver sub-micron waveguide based multimode interferometer and optical modulator on single SOI platform.
報告內容 前言:
矽(Silicon)材料的顯著特性，尤其是其低成本、光通訊波長的高穿透率、成熟的互補金屬 氧化半導體(Complementary Metal-Oxide-Semiconductor; CMOS)的製程技術以及高有效折射 率；最主要是應用標準通用的矽製程技術來建構光電積體電路。
研究目的:
不同於在矽上加上二氧化矽與擴散的波導，絕緣層上覆矽(Silicon-on-insulator; SOI)的波導 不僅可展現高精密度的光元件與其次系統，更可用來產生高效益與高品質的矽光電產品。在 絕緣層上覆矽波導的研發過程中，雙折射效應(Birefringence Effect)、偏極化有關波長的漂移 (Polarization Dependent Wavelength shift; PDWS) 以 及 偏 極 化 有 關 的 損 耗 (Polarization Dependent Loss; PDL)是三個最主要影響光特性的因素。尤其是當絕緣層上覆矽波導的中心層 厚度減小時，雙折射效應將會顯著地明顯。陣列波導光柵(Array Waveguide Grating; AWG)是 可同時用來檢驗與量測雙折射效應、偏極化有關波長的漂移以及偏極化有關的損耗。
文獻探討:
矽晶體在光方面的發展有十年以上歷史，除了光子晶體研究外，絕大部分都是採用微米 (m)以上量級的矽當作光波導，做成光調變器、光衰減器、光轉換器、分光能量/波長器、光 放大器以及光偵測器。我們在此僅就對與本計畫有關的絕緣層上覆矽光波導的研究，來做一 個簡要敘述。
以數微米量級的絕緣層上覆矽光波導為例，在學校方面有Surrey, McMaster……，在光電 工業方面有IBM、Intel、Bookham以及Kotura，其中最具代表的是Bookham與Kotura，它們成 功地將絕緣層上覆矽的技術研發成光電產品，使矽的確可以通過光電產品各項可靠度量測，
使光領域的實際應用成真。
在次微米量級的絕緣層上覆矽光波導方面，Cornell, MIT, Stanford, UCLA, Lehigh……的電 機及光電研究所，是在學校方面比較有代表性的。尤其以Lipson的Cornell研究群在自然期刊 上，連續2004與2005兩年發表，以絕緣層上覆矽光波導為主的快速光調變及光切換器最引起 光電學術界的重視。在光電工業方面，Luxtera與Motorola合作，準備朝與互補金屬氧化半導 體製程共容為主，來積成光路與電路。為達到更密集的元件分佈，縮小光波導彎曲半徑是一 個直接又有效的方法。在矽光電中，矽膜的厚度因此要減少，此種情況下的光波導模在與 SMF28光纖的端面耦合損耗會增高，因此一般研究都著重在波導模的開展與平面光柵耦合。
至於次微米光波導的雙折射效應以及與二氧化矽絕緣層有關漏模損耗的研究並不齊全，我們 計畫以有限差分時域的理論計算來設計光波導以及相關的建構模組，製程實驗參數的建立也 關係著理論架構的準確與否。
在國內有關絕緣層上覆矽光波導的研究，多集中在學校方面，而國外則分佈於研究單位、
學 校 與 公 司 產 品 各 個 領 域 ， 這 些 研 究 主 要 有 以Finite element method 、 Yee-mesh-based finite-difference frequency-domain、Pseudospectral frequency-domain method、以及Perfectly matched layers來解波導方程式的Eigenmode，也有以絕緣層上覆矽光波導為主，來製做出矽線 波導應用在為環形共振腔，同時更有研究矽線波導的非線性效應與其光內部耦合連接，以及 製做出光元件與次系統，譬如說光切換器、分光能量器、可變光衰減器、陣列波導光柵(AWG)、
Echelle光柵分光器以及光調變器。
研究方法與結果:
我們以國立交通大學奈米中心(NFC)與國家奈米元件實驗室(NDL)，分別作微米與次微米 的絕緣層上覆矽光波導的製程研發。圖1(a)為微米厚(H)絕緣層上覆矽波導的示意圖，SiO2層 之厚度約0.2m即足夠防止逸漏式模態至基板。波導寬度(W)與蝕刻深度(D)的大小，會影響波 導模極化與雙折射效應。在圖1(b)中，具有5m寬與厚，以及2.5m蝕刻深度之絕緣層上覆矽 波導，展現出單模、低光功率損耗與偏極化有關的損耗。
(a) (b)
圖1(a) 微米厚絕緣層上覆矽波導幾何形狀示意圖 (b) 5m 厚絕緣層上覆矽波導之掃描式電 子顯微鏡照片
我們同時也利用低同調干涉技術成功地量測出 厚絕緣層上覆矽波導的雙折射效應，
以寬頻譜光源 SLED 做入射光源，使用透鏡耦光法將入射的非極化光經過極化分光晶體分為 TE、TM 兩種模態，利用兩種模態的相位差求出雙折射值，如圖 2(a)。因移動平台在高速區 不穩定的因素造成錯步的誤差，使得實驗的結果與模擬有很大的出入，故在移動平台的另一 邊再架上相同的儀器，以1.3m 的 DFB 雷射作為入射光源，因為 DFB 雷射擁有極窄的線寬 (Line Width)，同調長度趨於無限大，利用此特性做為我們量測距離的光學尺，消除因步進馬 達錯步而造成的誤差。利用此改良的方法得到高度5m、寬度 5m 和蝕刻深度 2.5m 的光波 導雙折射值為7.9x10-4，如圖2(b)所示。後來我們量測對極化較為敏感的 AWG，所得到的值 為4.7 x10-4，其數值可以驗證我們用低同調技術所量測到的結果。
以傳統脊型波導而言，波導的尺寸有數微米，彎曲半徑需要數毫米才可以將波導彎曲所造 成的損耗降低，而絕緣層上覆矽擁有較高的折射係數差異(nSi=3.45，nSiO2=1.45)，因此將光侷 限在波導中的能力較佳，藉由這項特性可以成功將波導的尺寸縮小。以矽線波導而言，如圖3，
其尺寸大約只有數百奈米，而彎曲半徑也可以縮小為數微米。也因為矽線波導擁有如此小的 尺寸，它除了可以應用在通訊網路之外，也可以用於晶片與晶片之間，或元件之間的傳輸與 聯結。我們很成功地在NDL製作出次微米矽線波導以及以其為主的多模干涉計，如圖4(a)與 (b)。經光學量測後顯示，矽線波導的損耗約10dB/cm而矽線波導1x2多模干涉計之輸出比為 6:4，經重覆量測後，輸出比異於理論設計值，其主要原因來自在端面與光纖的耦合，Nanotaper 的採用，是可避免端面效應。
DUT
Moving stage
TE
TM
Optical ruler XTE
XTM
圖2 (a) 低同調干涉技術量測架構圖 (b) 5m 厚絕緣層上覆矽波導對 TE、TM 模態與1.3m 的 DFB 雷射干涉圖
(a) (b)
圖 3 矽線波導示意圖 圖 4 掃描式電子顯微鏡照片(a) 矽線波導 (b) 矽線波導為 主之1x2多模干涉計
為了解決波導與光纖模態不匹配的問題，Nanotaper 被廣泛的研究與討論，以提高耦合效 率。Nanotaper 主要的功用就是要改變模態的大小，將波導模態由小逐漸放大至接近 High Numerical Aperture (HNA)光纖模態，其結構如圖 5。Nanotaper 主要可分為兩個部份，ㄧ是與 波導銜接的區域，另ㄧ部分為模態轉換區域，藉由調整 Nanotaper 的幾何結構，來改變波導 與光纖的耦合效率，可改變的參數亦如圖 5 所示，W 為波導的寬度，H 為波導及 Nanotaper 的高度，L 為 Nanotaper 的長度，Wtip為尖端的寬度。
利用RSoft FullWAVE 3D-FDTD 演算法模擬 Nanotaper 之耦合效率，模擬方式為以 Mode Solver 計算出波導之 TE 及 TM 基本模態，再將基本模態輸入 Nanotaper，如圖 6 所示。折射 係數設定覆蓋層及埋藏層為二氧化矽（n=1.45），導光層為矽（n=3.45）。
圖 5 模態轉換器示意圖
我們選擇矽導光層為 0.26μm 之 SOI 晶圓，所以 Nanotaper 的設定為高度 H=0.26μm，寬 度由W=0.4μm 逐漸縮小至 Wtip，其曲線方程式可以表示為
n
tip L
W z W W z
W( ) 1
以 Nanotaper 耦光的損耗主要來自於模態不匹配損耗及光行經 Nanotaper 的傳播損耗。我 們用Nanotaper 在 Z=40 之模態與大小為 4μm（Mode Field Diameter (MFD)=4μm）、光纖核心 有效折射係數為1.468 之 HNA 光纖模態進行重疊積分，所得到之損耗為總損耗。在傳播損耗 的分析方面，取在 Z=0 及 Z=40 之能量，兩者之間的能量差為傳播損耗。將總損耗減去傳播 損耗則為模態不匹配損耗。
圖 6 模擬方式說明
首先先固定寬度變化曲線方程式次方n=2，改變 Nanotaper 長度 L 為 20、30、40μm，及不 同Wtip的寬度計算其損耗，結果如圖7，當長度為 40μm 時可以有較低之耦合損耗，因此固定 Nanotaper 長度 L=40μm 來進行設計。接著再固定 L=40μm，改變寬度變化曲線方程式之次方 為線性曲線（n=1）、二次曲線（n=2）及三次曲線（n=3），模擬結果得到曲線次方為二次 曲線時可有較低之耦合損耗，當 Wtip=0.12μm 時，TE 極化有最小的耦合損耗 0.86dB，當 Wtip=0.08μm 時，可以得到極化相依損耗僅有 0.293dB，可利用此設計大幅減少耦合損耗。藉 由前面的模擬可以得到Nanotaper 之參數，最後針對光通訊常用的 C 頻帶（1530-1565nm）進 行模擬，可發現損耗大小隨波長的變化不大，因此Nanotaper 之設計可以適用於 C 頻帶。
Nanotaper 之所以能將波導模態放大，是因為波導寬度逐漸變小，波導對光的侷限能力變 差，因此可將模態放大，但 Nanotaper 的缺點為對極化的相依性很高，圖 8 中可發現波導寬 度越小TE 的有小折射係數也越小，因此可將模態變大，但 Nanotaper 的尖端 Wtip約為0.12μm 時，此時TM 的有效折射係數大於 TE，因此 Nanotaper 對 TM 極化有較高的模態不匹配損耗。
在文獻中，Nanotaper 上常常會覆蓋二氧化矽（n=1.45）、SiON（n=1.5）或聚合物（n=1.67），
為了降低反射光大小，因此選擇與光纖折射係數最接近的二氧化矽作為覆蓋層。
圖 7 Nanotaper 長度 L 對耦合損耗關係
圖 8 有效折射係數變化圖
同 時 矽 線 波 導 也 將 應 用 在 現 今 光 通 訊 元 件 與 次 系 統 中 ， 由 於 光 內 部 連 接(Optical Interconnection)在其中扮演著極重要的角色，所以最主要的應用之一即是 擷取監測(Tap Monitoring)功能，此可由波導擷取(Waveguide Tap)與能量偵測器來達到。目前被廣泛地應用 在光電積體電路上，諸如光訊號的傳輸、多工、解多工、放大、接收和保護等，如圖9 所示。
波導擷取一般均以波導耦合器來達到，除了前面矽線波導所提到有顯著的極化損耗外，橫向 電場與磁場模態的耦合長度也不相同，再就波導擷取功能來看，為要不影響主要光通道的能 量傳輸，擷取能量通常只有~5%的大小，波導耦合器在此小耦合比例上，極化損耗是相當大 的，這是波導擷取最大的極化損耗來源，此些因素加起來，造就了波導擷取中橫向電場模態 損耗高於橫向磁場模態達6.5 dB 的損耗，如此高的極化損耗是無法達到擷取監測的功能。
我們於是提出一個可用金屬來控制極化的構想，並以理論計算來加以證明。由於所提出的 次系統是矽線光波導與光偵測器的結合(Hybrid)，物體大小已近似或小於傳輸波長，幾何光學 的計算方式須由電磁光學的時域有限差分(Finite-difference Time-domain)方法來修正。此計算 可運用來預測任意金屬在極化損耗補償方面的趨勢，最後鉻(Cr)金屬是比較適合用來補償矽 線波導擷取之極化相依的光損耗，如圖10 所示。
此篇文章開創出用金屬來調變光極化相依有關的損耗，尤其可應用在現在光內部連接中的 次微米矽線波導。我們可用與現今互補金屬氧化半導體完全相容的基板及製程技術，來研發 單石積成(Monolithic Integration)光電技術。這將意味著此類單石積成方法可以非常有效地連 接資料處理的微電子技術與資料傳輸之波長解多工(Wavelength Division Multiplexing, WDM) 的光電技術。我們最終目標是在絕緣層上覆矽基板上，發展出高精密度光電積體電路，以達 到未來光路與電路的單石積成。
Signal Transmission Optical Switch VOA Spare DFB
DFB
Tap Monitor
Signal Amplification EDFA
Tap Monitor Tap Monitor
Signal Processing Receiver Tap Monitor
VOA
圖 9 擷取監測在光訊號傳輸上的應用 圖 10 以金屬來調變光極化相依有關的損 耗
結論:
我們成功地研製具有低雙折射效應的微米厚的絕緣層上覆矽波導，並運用高數值孔徑光纖 來做端面耦合匹配，此舉不僅可免除複雜地三維模的轉換，更可助於矽光電產品的商業競爭 與應用。我們也成功地運用低同調干涉技術來準確量測出絕緣層上覆矽波導雙折射效應，陣 列波導光柵的設計、製作與量測，也被使用來驗證低同調干涉數值之準確性。次微米矽線波 導成功地製程研發，更可做光路與電路的有效積成，使體積小、重量輕以及價格低的目標得 以實現。
參考文獻:
期刊論文:
1. Shih-Hsiang Hsu and H. Z. You, 2011/January, “30-ps impulse response monolithically waveguide coupled photo-detector for high-speed performance monitoring applications”, Optics Communications, 284(2), pp. 590-593 (IF: 1.316 Rank: 26/71) (國科會計畫編號: NSC-97- 2221-E-011-015-MY2) [SCI, EI]
2. Shih-Hsiang Hsu, 2010/December, “Reflectively coupled waveguide photodetector for high speed optical interconnection”, Review Paper in Sensors, 10(12), pp. 10863-10875 (IF: 1.821 Rank: 11/58) (國科會計畫編號: NSC-97- 2221-E-011-015-MY2) [SCI, EI]
3. Shih-Hsiang Hsu, Y. J. Chen, and H. Z. You, 2010/April, “Waveguide coupled photodiode using reflector and metal coplanar waveguide for optical triplexing applications”, Optics Express, 18(9), pp. 9303-9313 (IF: 3.278 Rank: 3/71) (國科會計畫編號: NSC-97-2221-E- 011-015-MY2) [SCI, EI]
4. Shih-Hsiang Hsu, 2010/May, “Signal power tapped with low polarization dependence and insensitive wavelength on silicon-on-insulator platforms”, Journal of the Optical Society of America B, 27(5), pp. 941-947 (IF: 2.087 Rank: 12/71) (國科會計畫編號: NSC-97-2221-E- 011-015-MY2) [SCI, EI]
5. Shih-Hsiang Hsu, 2010/May, “Optical waveguide tap with low polarization dependence and flattened wavelength using a Mach-Zehnder directional coupler”, Applied Optics, 49(13), pp.
2434-2440 (IF: 1.41 Rank: 25/71) (國科會計畫編號: NSC-97-2221-E-011-015-MY2) [SCI, EI]
6. Shih-Hsiang Hsu, Y.-J. Chen, and H.-Z. You, 2010/January, “10 GHz high-speed optical inter- connection”, Electronics Letters, 46(2), pp. 149-150 (IF: 0.97 Rank: 124/246) (國科會計畫編 號: NSC-97-2221-E-011-015-MY2) [SCI, EI]
7. Shih-Hsiang Hsu, 2009/June, “Polarization-dependent loss compensation on silicon-wire waveguide tap by complex refractive index of metals”, Optics Letters, 34(12), pp. 1798-1800 (IF: 3.059 Rank: 6/71) (國科會計畫編號: NSC-97-2221-E-011-015-MY2) [SCI, EI]
8. Shih-Hsiang Hsu and Y.-L. Tsai, 2009/January, “Tapping signal power on 12 -thick SOI optical waveguide for performance monitoring”, Electronics Letters, 45(3), pp. 161-163 (IF:
0.97 Rank: 124/246) (國科會計畫編號: NSC-97-2221-E-011-015-MY2) [SCI, EI]
專利:
1. Shih-Hsiang Hsu, “Electro-optical modulator and a method for manufacturing the same”, United States Patent 7,526,146, issued on April 28, 2009 (國科會計畫編號: NSC-97-2221-E-011-015-MY2)
國際會議論文:
1. Shih-Hsiang Hsu, S.-C. Tseng, and H.-Z. You, “Birefringence characterization on SOI waveguide using optical low coherence interferometry”, 7th International Conference on Group IV Photonics, Beijing, China, p. P2-9, September, 2010 (EI) (國科會計畫編號:
NSC-97-2221-E-011-015-MY2)
2. Shih-Hsiang Hsu, 2009/Septemeber “Tapping signal power with low polarization dependence by 12- -thick SOI waveguides”, CLEO/Pacific Rim Conference, p. WG1-5, Shanghai, China, 2009 [EI] (國科會計畫編號: NSC-97-2221-E-011-015-MY2)
3. Shih-Hsiang Hsu, 2009/March, “Polarization Dependent Loss Study on Silicon-wire Waveguide Tap for Optical Performance Monitoring”, OFC, p. JWA13, California, U.S.A. [EI]
(國科會計畫編號: NSC-97-2221-E-011-015-MY2)
國內會議論文:
1. S.-C. Tseng, T.-J. Lu, J.-Y. Chen, and Shih-Hsiang Hsu, 2010/December, “Bend modal effects and group birefringence in silicon waveguides”, OPT, p. OPT2-O-033, Tainan, Taiwan (國科會 計畫編號: NSC-97-2221- E-011-015-MY2)
2. S.-Y. Kan, Z.-H. Ye, Shih-Hsiang Hsu, 2010/December, “Implantation and diffusion current study on forward-bias silicon wire optical modulator”, OPT, p. OPT2-P-066, Tainan, Taiwan (國科會計畫編號: NSC-97-2221- E-011-015-MY2)
3. 游輝智,蔡祐立,曾聖傑,徐世祥, 2009/December, “Experimental verification for single-mode silicon-on-insulator waveguides”, OPT, p. BO216, Taipei, Taiwan ( 國 科 會 計 畫 編 號 : NSC-97-2221- E-011-015-MY2)
4. 林奕良,陳俊良,甘碩堯,徐世祥, 2009/December, “Broadband grating coupler for silicon wire
coupling”, OPT, p. BO231, Taipei, Taiwan (國科會計畫編號: NSC-97-2221-E-011-015-MY2) 5. Hui-Zhi You, D.-H. Shen, and Shih-Hsiang Hsu, 2008/December, “Improved Birefringence
Measurement Accuracy by Characterizing AWG Phase Error”, OPT, p. P1-186, Taipei, Taiwan (國科會計畫編號: NSC-97-2221-E-011-015-MY2)
6. You-Li Tsai, K.-W. Liu, and Shih-Hsiang Hsu, 2008/December, “SOI based Broad-band 2x2 Optical Directional Couplers for Passive Optical Networks”, OPT, p. P2-143, Taipei, Taiwan (國科會計畫編號: NSC-97-2221-E-011-015-MY2)
學生畢業論文:
1. 林 奕 良 (2010 年 7 月 碩 士 畢 業 ), ” 矽 線 波 導 耦 合 效 率 之 研 究 ” ( 國 科 會 計 畫 編 號 : NSC-97-2221-E-011-015-MY2)
2. 曾聖傑(2010年7月碩士畢業), ”絕緣層覆矽光波導色散與雙折射效應之研究” (國科會計畫 編號: NSC-97-2221-E-011-015-MY2)
3. 甘碩堯(2010年7月碩士畢業), ”次微米矽線波導光調制器之研製” (國科會計畫編號:
NSC-97-2221-E-011-015-MY2)
4. 陳俊良(2010年7月碩士畢業), ”低損耗矽線光波導製程研究與量測” (國科會計畫編號:
NSC-97-2221-E-011-015-MY2)
5. 游輝智(2009年7月碩士畢業), ”光學低同調干涉技術系統的建構與應用” (國科會計畫編號:
NSC-97-2221-E-011-015-MY2)
6. 劉凱文(2009年7月碩士畢業), ” 矽線波導在設計與製程方面的研究” (國科會計畫編號:
NSC-97-2221-E-011-015-MY2)
7. 蔡祐立(2009年7月碩士畢業), ” 單一絕緣層覆矽基板上之多模干涉與方向耦合功能為主 的分光功率器” (國科會計畫編號: NSC-97-2221-E-011-015-MY2)
國科會補助專題研究計畫成果報告自評表
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用 價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是 否適合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評
估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估
■ 達成目標
□ 未達成目標（請說明，以 100 字為限）
□ 實驗失敗
□ 因故實驗中斷
□ 其他原因 說明：
2. 研究成果在學術期刊發表或申請專利等情形：
論文：■已發表 □未發表之文稿 □撰寫中 □無 專利：■已獲得 □申請中 □無
技轉：□已技轉 □洽談中 □無 其他：（以100 字為限）
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價 值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以 500 字為限）
在學術成就方面，我們在微米波導中的理論與實驗方面，得到絕緣層上覆矽波導的雙折射效 應, 4.7x10-4,與色散值, -900ps/(nm km)。同時在次微米波導中，也成功地研發出以0.35-μm CMOS共容的矽線光波導與其元件。計畫執行期間，在SCI國際期刊上刊登過8篇文章，其中 有一篇受邀為Review的發表。也在OSA與IEEE舉辦的國際國內會議上發表9篇文章以及1件 美國專利。
在技術創新上，我們研製具有低雙折射效應的微米厚的絕緣層上覆矽波導，並運用高數 值孔徑光纖來做端面耦合匹配，此舉不僅可免除複雜地三維模的轉換，更可助於矽光電產品 的商業競爭與應用。我們也有效地運用低同調干涉技術來準確量測出絕緣層上覆矽波導雙折 射效應，陣列波導光柵的設計、製作與量測，也被使用來驗證低同調干涉數值之準確性。
在社會影響方面，最近十幾年，矽已研發成為另一種具有磷化銦與鈮酸鋰特性的光電元 件。矽更可在同一基板上製作多個光元件，形成所謂的光積體電路，來融合以上高容量的現 代光纖通訊技術。互補金屬氧化半導體電路在矽積體電子技術上的顯著進步，主導著現今半 導體市場。我們在微米與次微米矽線光波導上，這兩年成功地製程研發，更可做光路與電路 的有效積成，使體積小、重量輕以及價格低的目標得以實現。
國科會補助計畫衍生研發成果推廣資料表
日期：2009 年 4 月 28 日
國科會補助計畫
計畫名稱：矽光電從低雙折射效應商業應用至微小極高精密度光電
積體電路的研發
計畫主持人：徐世祥
計畫編號：NSC 97-2221-E-011-015-MY2 領域：光纖通訊與波導光學
研發成果名稱
（中文）光電調制器及其製造方法
（英文）ELECTRO-OPTICAL MODULATOR AND MANUFACTURING METHOD THEREOF
成果歸屬機構 國立台灣科技大學 發明人 (創作人)
徐世祥
技術說明
一 種 光電 調 制 器 ， 包 括 基 板 、 第 一 絕 緣 層 、 光 波 導 、 第 一 摻 雜 半 導 體 層 、 第 二 絕 緣 層 、 第 二 摻 雜 半 導 體 層 以 及 第 三 絕 緣 層 。 第 一 絕 緣 層 配 置 於 基 板 。 光 波 導 配 置 於 第 一 絕 緣 層 。 光 波 導 包 括 第 一 半 導 體 層 、 第 二 半 導 體 層 以 及 第 三 半 導 體 層 。 第 一 半 導 體 層 配 置 於 第 一 絕 緣 層 。 第 二 半 導 體 層 配 置 於 第 一 半 導 體 層 。 第 三 半 導 體 層 配 置 於 第 二 半 導 體 層 。 第 一 摻 雜 半 導 體 層 配 置 於 第 一 絕 緣 層 且 位 於 光 波 導 的 相 對 二 側 以 電 性 連 接 光 波 導 。 第 二 絕 緣 層 配 置 於 基 板 以 覆 蓋 第 一 摻 雜 半 導 體 層 。 第 二 摻 雜 半 導 體 層 配 置 於 第 二 絕 緣層且位於第三半導體層的一側以電性連接第三半導體層。
An electro-optical modulator including a substrate, a first insulator layer, a optical waveguide, a first doped semiconductor layer, a second insulator layer, a second doped semiconductor, and a third insulator is provided. The first insulator layer is disposed on the substrate. The optical waveguide is disposed on the first insulator.
The optical waveguide comprises a first semiconductor layer, a second semiconductor layer, and a third semiconductor layer. The first semiconductor layer is disposed on the first insulator layer. The second semiconductor layer is disposed on the first semiconductor layer. The third semiconductor layer is disposed on the second semiconductor layer. The first doped semiconductor layer is disposed on the first insulator layer and also placed at two opposite sides of the optical waveguide to electrically connect with optical waveguide. The second insulator layer is disposed on the substrate to cover the first doped semiconductor layer. The second doped semiconductor is disposed on the second insulator layer and is placed at one side of the third semiconductor layer to electrically connect with the third semiconductor layer.
產業別 製造與通訊
技術/產品應用範圍 波導光學/光纖通訊 技術移轉可行性及預期
效益
高速矽線波導調制器
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
附錄1: Shih-Hsiang Hsu, 2010/May, “Signal power tapped with low polarization dependence and insensitive wavelength on silicon-on-insulator platforms”, Journal of the Optical Society of America B, 27(5), pp. 941-947 (IF: 2.087 Rank: 12/71) (國科會計畫編號: NSC-97-2221-E- 011-015-MY2) [SCI, EI]
附錄2: Shih-Hsiang Hsu, 2010/May, “Optical waveguide tap with low polarization dependence and flattened wavelength using a Mach-Zehnder directional coupler”, Applied Optics, 49(13), pp.
2434-2440 (IF: 1.41 Rank: 25/71) (國科會計畫編號: NSC-97-2221-E-011-015-MY2) [SCI, EI]
附錄 3: Shih-Hsiang Hsu, 2009/June, “Polarization-dependent loss compensation on silicon-wire waveguide tap by complex refractive index of metals”, Optics Letters, 34(12), pp. 1798-1800 (IF:
3.059 Rank: 6/71) (國科會計畫編號: NSC-97-2221-E-011-015-MY2) [SCI, EI]
附錄 4: Shih-Hsiang Hsu and Y.-L. Tsai, 2009/January, “Tapping signal power on 12 m-thick SOI optical waveguide for performance monitoring”, Electronics Letters, 45(3), pp. 161-163 (IF:
0.97 Rank: 124/246) (國科會計畫編號: NSC-97-2221-E-011-015-MY2) [SCI, EI]
