72
第五章 結論與建議
本研究已成功完成 Pipelined MIPS CPU 設計，結綸如下：
1. 完成含有浮點運算之 Pipelined MIPS CPU，規劃 25 道指令，其 中 4 道為浮點指令。
2. 管線上發生的三大危障利用前饋方式與危障偵測單元順利解決。
在此，就前一章所獲得的初步結果，建議相關的後續研究方向，可以 下列做規劃：
1. 實作未完成之 MIPS 指令集設計，如乘除法運算指令、中斷指令等。
2. 將浮點數處理器管線化，提升效能。
3. 嘗試設計更複雜的 CPU 架構，並實現於 FPGA 晶片上，如 ARM 處理器，並能與其他處理器相容。
4. 設計符合 Microprocessor 的 Complier、Monitor 程式，逐步建構偵 錯軟體及系統軟體。
5. 依據現實需求，增加其它 I/O 模組控制電路，如點矩陣控制、圖形 化 LCD 控制模組、I2C 通訊介面等。
6. 設計 I/O 輸出入指令，將 CPU 與 I/O 介面控制電路整合，達成類 似單晶片控制的 FPGA 電路設計。
7. 本研究亦可提供做為大專院校在計算機相關課程之教學教材。
