題目：應用於 IEEE802.11a 直接降頻式通道選擇 低通濾波器

中 華 大 學 碩 士 論 文

題目：應用於 IEEE802.11a 直接降頻式通道選擇 低通濾波器

A Low Pass Channel Select Filter Design for IEEE 802.11a Direct Conversion System

系 所 別：電機工程學系碩士班 學號姓名： M09101018 江學敏 指導教授：田慶誠 博士

中華民國 九十三 年 七 月

中文摘要

本論文為 CMOS 5 階 Elliptic 低通濾波器，是利用 gm-C 的架構所 組成， -3dB 頻寬調整範圍為 8MHz~16MHz，製程為 TSMC 0.25um；

其中線性轉導工作放大器(linear operation transconductance amplifier) 簡稱 OTA 為源級退化的架構來增加其線性度，此架構可工作在較高 的頻率；在共模回授電路方面，使用連續型架構，共模回受電路也有 助於濾波器穩定；在自動調整電路上，是採用較簡單的架構，其有助 於修正濾波器因為製程偏移和溫度偏移所產生的誤差；群速度的延遲 (group delay)為 21nes，通過頻帶漣波為 0.5dB，總功率消耗為

8.023mW，總諧波失真為-40dB(在輸入訊號為 500mVpp)，晶片面積

大小為 680 um × 680 um ，供應電壓為 2.5V。

Abstract – A full CMOS fifth-order Elliptic filter based on gm-C

biquads with a -3dB tuning frequency of 8MHz to 16MHz is realized in

TSMC 0.25um CMOS process . The linear operation transconductance

amplifier is base on source degenerated in order to achieve high linearity

and high-frequency operation. The common-mode feedback(CMFB)

circuit used to stabilize the bias of the filter architecture and a very simple

automatic tuning system corrects the filter gm deviations from process

parameter tolerances and temperature variation. The supply voltages used

are 2.5V. The group delay is 21ns and pass band insertion gain ripple is

0.5dB. The total harmonic distortion is less than -40dB for input signals

up to 500mVpp.The filter chip area is only 680 um × 680 um .

誌謝

在這裡要感謝田老師在這兩年中，提供了良好的研究環境，以及 適時的指導我；田慶誠老師可能是我這生當中，遇到最認真最努力的 一位老師，老師對研究教學的執著，深深的影響了我，讓我了解了未 來該如何面對不斷而來的挑戰。

這本論文的一些內容，幾乎都是老師的指導，老師可是幕後的推 手，如今有初步的成績，這算是在老師領導之下圓了一個夢，說真的，

沒有老師的協助，自己也不知道自己在做些什麼東西，當然，CIC 的 大力協助，讓晶片設計的成果可以如此成功，其功勞之大，無語能形 容。

感謝士慶、超文、鈺民、幼林、仲加、宗育、良昌、建鋒、建緯 與佳柏學長們，在我遇到困難時不吝指導；昭陽、光慶、佳清、宗憲、

明志、柏成、嘉豪、黃新、家銓和秋樺，以及實驗室所有的同學，感 謝你們適時的提供建議，讓我能順利的完成本論文，也讓我在這兩年 的研究所生活中留下了美好的回憶。

最後要特別感謝我的父母和淑芳，感謝你們在我最失意的時候不

斷的給我鼓勵，如果這算是點小小的榮耀，我願與你們分享。

第一章 緒論

1-1 研究動機………1

1-2 直接降頻接收器架構簡介………1

1-3 濾波器相關研究發展現況………2

第二章 設計流程 2-1 規格訂定………4

2-2 Filter type 的選擇………6

2-3 OTA 架構的選擇………8

2-4 調整電路架構選擇………10

第三章 架構簡介 3-1 OTA 電路………11

3-2 偏壓電路………13

3-3 共模回授電路………14

3-4 主動濾波器實現………16

3-5 調整電路………20

第四章 模擬結果 4-1 OTA Gm 的模擬………23

4-2 OTA 頻率響應………25

4-3 Slew rate 模擬………26

4-4 調整電路模擬………26

4-5 等效電感模擬………28

4-6 全電路模擬………29

4-7 濾波器線性度分析………35

4-8 可變頻寬………40

4-9 預計規格列表………41

第五章 佈局考量 5-1 IC 佈局注意事項………42

5-2 佈局圖………43

第六章良測考量 6-1 頻率響應良測方式………45

6-2 THD 量測方式………47

6-3 Gm 量測方式………48

第七章 結論………49

參考文獻………50

圖目錄

圖 1-2 濾波器適用頻帶………2

圖 2-1 主動濾波器設計流程圖………4

圖 2-2 Receiver Blocking………5

圖 2-3 Filter 規格………6

圖 2-4 5 階 Elliptic 低通濾波器………7

圖 2 - 5 單 端 輸 出 … … … 9

圖 2 - 6 雙 端 輸 出 … … … 9

圖 2 - 7 源 級 退 化 … … … 9

圖 2-8 電阻分壓方式調整電路架構………10

圖 3-1 OTA 電路………11

圖 3-2 OTA 電路小訊號模型………12

圖 3-3 傳統偏壓電路………13

圖 3-4 寬振幅偏壓電路………14

圖 3-6 完整 OTA 電路………15

圖 3-7 接地電阻(grounded)和浮接電阻(floating) ………16

圖 3-8 負電阻(negative and differential) ………16

圖 3 - 9 G y r a t o r … … … 17

圖 3-10 Gyrator 小訊號模型………18

圖 3-11 Gyrator 等效模型………18

圖 3-12 浮接電感………19

圖 3-13 差動浮接電感………19

圖3-14 主動濾波器電路………20

圖 3-15 調整電路架構………21

圖 3-16 調整電路………21

圖 3-17 主動濾波器和調整電路………22

圖 4-1 Gm 的模擬………23

圖 4-2 Gm 的直流分析結果………23

圖 4-3 模擬Gm∝V_T………24

圖 4-4 Gm∝V_T模擬結果………24

圖 4-5 Gm 對頻率的關係圖………25

圖 4-6 OTA 頻率響應(2p load) ………25

圖 4-7 slew rate 的模擬方式………26

圖 4-8 slew rate 的模擬結果………26

圖 4-9 調整電路模擬架構………27

圖 4-10 調整電路模擬結果………27

圖 4 - 11 RT Gm− 1 … … … …2 8 圖 4-12 等效電感模擬架構………29

圖 4-13 等效電感模擬結果………29

圖 4-14 完整電路………30

圖 4-15 濾波器穩定時間………30

圖 4-16 濾波器頻率響應(FF-FS-SF-SS-TT) ………31

圖 4-17 濾波器頻率響應(FF-FS-SF-SS-TT) ………31

圖 4-18 溫度變化(0^o~125^o) ………33

圖 4-19 溫度變化(0^o~125^o) ………33

圖 4-20 Pass band ripple………34

圖 4-21 Group delay………34

圖 4-22 fft_ff_500mVpp………35

圖 4-23 fft_ss_500mVpp………35

圖 4-24 fft_tt_500mVpp………36

圖 4-25 fft_ff_8x_500mVpp………36

圖 4-26 fft_ss_8x_500mVpp………36

圖 4-27 fft_tt_8x_500mVpp………37

圖 4-28(5MHz) ………37

圖 4-29(8MHz) ………38

圖 4-30(Vpp=500mV) ………38

圖 4-31(Vpp=450mV) ………39

圖 4-32(Vpp=400mV) ………39

圖 4-33(Vpp=300mV) ………39

圖 4-34 可調範圍………40

圖 4-35 三種頻段的 THD 比較圖(8MHz , 11MHz , 16MHz) ………40 圖 5 - 1 佈 局 圖 … … … 4 3 圖 5 - 2 打 線 圖 … … … 4 4 圖 6 - 1 測 試 頻 率 響 應 示 意 圖 … … … 4 5

圖 6 - 3 比 較 輸 出 結 果 … … … 4 6

圖 6-4 頻率響應量測方式………46

圖 6-5 LMH6503 頻率響應圖(50 歐姆) ………47

圖 6-6 THD 量測方式………47

圖 6-7 Gm 量測方式………48

圖 6-8 Gm 量測方式………48

第一章 緒論

第一章 緒論

1-1 研究動機

近年來無線區域網路日益蓬勃發展，剛開始從 IEEE 802.11b、藍芽 (bluetooth)等兩種技術規格為主要發展方向，為了因應多媒體的大量影音資料，

由於資料量的提升，已無法滿足傳輸速率的需求，1999 年國際電機電子工程協 會(Institute of Electrical and Electronics Engineers ; IEEE)訂定新一代區域網路標 準─ IEEE 802.11a，其資料傳輸速率可達到 54Mbps，支援 turbo mode 下更可達 到108Mbps，現今更為了把之前的整合起來又推出了 IEEE 802.11g，所以現今市 面上多以IEEE802.11a/b/g 三合一的產品為主流。

為了市場普及化，低價格的產品將是各家公司努力的目標，以製程來講，

CMOS 技術已足夠運用於 IEEE 802.11a 的最高頻率，且易於實現 SOC(system one chip)，對於商業化的產品，CMOS 製程技術將會是電路設計者的第一選擇。

傳統的濾波器設計往往需要佔去很大的面積，最近就開始朝向如何利用 CMOS 取代被動元件，這樣可以達成整個系統的整合並達到降低成本的目標。

最後本篇論文是以TSMC CMOS 0.25µm 製程來實現應用於 IEEE802.11a 直 接降頻式通道選擇濾波器。

1-2 直接降頻接收器(Direct-Conversion Receiver)架構簡介

其間不經過中頻，高品質因素(Quality Factor)的射頻鏡像頻率濾波器和中頻選頻 的帶通濾波器可以省掉，所以其面積要比超外差接收器要小，其中通道選擇濾波 器在過去大部分是不包含在整個晶片內部(off chip)，現今為了達到單晶片整合，

主動濾波器的實現已成為研究重點；當然直接降頻接收器也要付出一定的代價，

如逆向阻隔(Reverse isolation)、直流準位偏移(DC offset)和偶次諧波失真(Even order distortion)，但直接降頻接收器有利於單晶片的整合，為其最大的優點，所 以目前無線通訊市場上多採用此架構。

圖1-1 直接降頻接收器

1-3 濾波器相關研究發展現況

類比濾波器的架構有很多種，可依不同的頻帶選擇較適當的架構，如圖1-2 所示。在積體電路化的考量，被動元件的面積過於龐大，在成本的因素下並不適 合，Active RC 亦同。MOS-C 是由 Active RC 演進過來，目的是由 MOS 操作在 線性電阻區，來取代電阻R 以適合積體電路化，但 MOS-C 是將 OP 應用於閉迴 路，因此限制了其速度。

圖1-2 濾波器適用頻帶

第一章 緒論

關於SCF (Switched-Capacitor Filter)方面[1]，技術已經發展的非常成熟，隨 著製程的進步，更高頻帶的濾波器也陸續發表出來。SCF 濾波器有較高的準確 度，因為它的關鍵參數 ω0、Q 都是元件的比值，因此可大大的減低電容製程不 準確的影響，加上non-overlap clock 產生器也能準確的設計，所以其精確度很高，

然而利用取樣方式sampled data type，基本上仍受限於 Nyquist rate，為了減少 aliasing effect，必須在輸入端加上 anti-aliasing filter，解決頻譜重疊問題，在輸出 端接上smooth filter 來修整取樣所產生的失真，目前市面上的應用軟體，並不能 有效的從電晶體層面來模擬SCF 的頻率響應，而暫態分析又必須耗費很多時間，

因此使用一些更高階的Behavior Model 來模擬是必須的。

除此之外連續時間型的另一選擇OTA-C 濾波器，使用 OTA 與電容來合成，

具有可操作較高頻帶的特性，以及方便可程式化。但是其缺點是一些重要參數可 能是製程和溫度的函數，因此需要自動調整電路來穩定不必要的變化。

綜合所有的分析，基於頻帶範圍以及適合積體電路化，所以選擇OTA-C filter 來實現完整的通道濾波器電路。

第二章 設計流程

本濾波器是應用在WLAN IEEE802.11a 接收端的通道選擇濾波器，所以要 先了解接收端的系統規格，然後根據這個規格定義出Filter Mask，再以這個 Filter Mask 選擇適當的 filter type 並以 RLC 電路來實現，當 RLC 電路可以符合這個規 格，再以主動元件替換RLC 電路，這樣就完成整個濾波器的設計，在這個若在 RLC 電路或是 Active filter 電路不符合規格時要重新回到 filter type 然後再重複 以上的步驟，整個流程如圖2-1。

圖2-1 主動濾波器設計流程圖

2-1 規格訂定

在 IEEE802.11a [2]的規格中定義了接收訊號的需求如表 2-1，規格中提到，

在量測時輸入訊號必須比minimum sensitivity power 高 3dBm，S/N ratio 請參考表 2-1。

根據表 2-1 可以做出圖2-2 的 Receiver Blocking，根據 Receiver Blocking profile 就可以完成濾波器的規格訂定，如圖 2-3。S/N ratio 定義在 64QAM(3/4)

S/N=20dB，因為 64QAM(3/4)是在所有調變方式中最嚴格的，只要能符合這

第二章 設計流程

個規格就能符合其他所有調變方式的要求規格，由於是採用ZERO-IF 的架構，

所以所需頻寬為8.3MHz，在根據圖 2-3，其在 11.7MHz~28.3MHz 必須有 22dB 的衰減量，在31.7MHz~48.3MHz 必須有 38dB 的衰減量。

Data rate(Mbits/s)

Minimum sensitivity (dBm)

Adjacent channel rejection

(dB)

Alternate adjacent

channel rejection(dB)

S/N bit error rate=10^-5 (worst case)

6 -82 16 32 4

9 -81 15 31 6

12 -79 13 29 6 18 -77 11 27 8 24 -74 8 24 11 36 -70 4 20 14 48 -66 0 16 17 54 -65 -1 15 20

表 2-1 IEEE802.11a standard

圖2-2 Receiver Blocking

圖2-3 Filter 規格

2-2 Filter type 的選擇

目前 filter 的理論已經相當成熟，大部分濾波器是以 Ladder type 實現，首 先選擇適當的濾波器原型(prototype)，一般可經由查表的方式來獲得，目前市面 上也有許多商用軟體可用。filter type 基本上可分為好幾種，一般較常用的有 Butterworth、Chebyshev 和 Elliptic 等，在這裡選用 5 階 Elliptic filter，因為相較 於其他幾種filter 它可以較少的階數來達成相同的 rejection ratio。

Butterworth Chebyshev Elliptic Magnitude response Maximally flat Ripples in pass band Ripples in all band

Phase response Linear Less linear Poor Order efficiency Low Medium High

表2-2

第二章 設計流程

濾波器的種類選定之後就運用軟體來求出其相對應的電感、電容和電阻值，

如圖2-4；

圖2-4 5 階 Elliptic 低通濾波器

要如何驗證這個RLC 電路符合需求，可分為以下幾個步驟：

Step 1：

假設 adjacent channel (11.7MHz~28.3MHz)有-63dBm 的調變信號進入天 線，Alternate adjacent channel (31.7MHz~48.3MHz)有-47dBm 的調變信號進 入天線， 把11.7MHz~28.3MHz 和 31.7MHz~48.3MHz 的總功率(dBm)轉為 功率密度(dBm/Hz)；

假設頻寬為X Hz 、總功率為 Y dBm、功率密度為 Z dBm/Hz，其關係式如 下：

Y=Z+10logX 假設 10logX= A 則 Z=Y−A Step 2 ：

再把功率密度(dBm/Hz)轉為 linear scale 值 B (mW/Hz) 則 B= ¹⁰

Z 10

A Y

10 10 ⁻ = Step 3：

從11.7MHz~28.3MHz 和 31.7MHz~48.3MHz，取出 RLC 濾波器的每 Hz 的 頻率響應值(衰減量)。由於其值為電壓增益，所以要做轉換，其說明如下：

²

2 1 2

2 2 1 2

1 )

V log(V 10 ) V R V R log(

10 P ) log(P

10 = =

Step 4 ：

將取出RLC 濾波器的頻率響應值(增益)的平方，分別乘上

11.7MHz~28.3MHz 和 31.7MHz~48.3MHz 的功率密度，再積分起來取 dB 就 可得到11.7MHz~28.3MHz 和 31.7MHz~48.3MHz 的調變訊號經過濾波器之 後所得到的總功率，其運算方式如下：

假設 RLC 濾波器增益為 G(f) 以IEEE802.11A 為例

輸入訊號11.7MHz~28.3MHz 的功率密度為10^−13.6mW 輸入訊號31.7MHz~48.3MHz 的功率密度為10⁻¹²mW

則RLC 濾波器在 11.7MHz~28.3MHz 和 31.7MHz~48.3MHz 的訊號，經過濾 波器之後所得到的輸出功率分別為

11.7MHz~28.3MHz： ^{28.310 2}

10 7 . 11 f 6 .

13 [G(f)]

10

6

∑

×

=

− ×

31.7MHz~48.3MHz：

∑

×

=

− ×

6

6

10 3 . 48

10 7 . 31 f

2 12 [G(f)]

10

經過以上四個步驟，再對照表 2-1 觀察其adjacent channel 和 Alternate adjacent channel 是否符合規格，即低於 noise power(-85dBm)

2-3 OTA 架構的選擇 2-3-1 OTA 簡介

圖 2-5 和圖 2-6 分別為OTA 的單端輸出和雙端輸出的小訊號模型，為電壓 控制電流源型式，其中CI為輸入電容、RO為輸出阻抗、CO為輸出阻抗和轉導 gm，理想電壓控制電流源輸出阻抗才為無限大，所以在設計電路時輸出阻抗大

第二章 設計流程

小是必須要注意到的地方[3]。

在OTA 架構選擇上，是選用源級退化的架構以提高其線性度範圍，見圖 2-7，主要原因是因為其架構較易於實現，而且能節省晶片面積和消耗功率。

選擇適當的OTA 架構之後，就可利用此 OTA 的組合來取代 RLC 濾波器電 路中的電阻和電感，達到SOC 的目標。

圖2-5 單端輸出

圖2-6 雙端輸出

圖2-7 源級退化

2-4 調整電路架構選擇

由於已選定使用連續時間濾波器，所以需要調整電路以修正製程偏移所產生 的誤差，因為目前較常見的調整電路架構過於複雜，所以採用電阻分壓方式調整 電路架構來實現調整電路的機制[4][5]，見圖 2-8。

圖2-8 電阻分壓方式調整電路架構

第三章 架構簡介

第三章 架構簡介

3-1 OTA 電路

此電路是希望能以較簡單的架構及很小的面積來達成主動的濾波器，在架構 的選擇上是採用Gm-C Filter 的架構。濾波器利用 OTA 來等效一個電阻，並利用 OTA 和電容的組合來等效一個電感，所以 OTA 的 Gm 值就非常重要，在一般的 電路中電路的Gm 值會隨著輸入電壓改變而改變，因此架構最大的問題就是 OTA 的線性度考量，在這裡OTA 架構是以源極退化增加其線性度，以下是關於 OTA 電路的介紹。

圖3-1 OTA 電路

圖 3-1 為本論文所採用的OTA 架構，其中 M5~M8為主動負載，以增加其輸出阻 抗，M1和M2為電流源，可以藉由改變VT的大小來改變Gm 達到可調整的效果，

而用Mr1和Mr2來當做退化性電阻，M3和M4為輸入部分，以MOS 的 T- model 來畫其小訊號模型如圖3-2

圖3-2 OTA 電路小訊號模型 Gm 值的公式推導如下[6]：

) r //

r g (

1 g

1

1 V

V Gm i

2 ds 1 ds 4 m 3 m d

+ +

− =

= _{+ −}

由於M3 和 M4 工作在飽和區，所以 (V V )

L C W u

g_m = _{n ox gs} − _th

由於Mr1 和 Mr2 工作在三極區，所以

(V V )

L C W r u

g 1 _{n ox gs th}

ds

ds = = −

L

C W 2u

K= 1 _{n ox}

3 ss th

gs K

V I V − =

3 3 1 r

ss 1 r 3 th

gs 3 1 r

1 r 3

K ) K K 4 (

I K K ) 4

V V K ( K 4

K K Gm 4

= + + −

= (3 -1)

由 3-1 式，可以觀察Gm 的大小隨著調整電壓 VT成線性變化。圖3-1 中，當 VT

第三章 架構簡介

不會改變，由式3-1 可得 Gm 的大小和輸入訊號大小無關。現在考慮 Gm 和 VT 的關係，由式3-1 得到 Gm 正比於 I ，所以由飽和區電晶體電流公式可得 Gm_ss 和M1、M2的閘極電壓成正比，所以Gm 正比於 VT，且隨著調整電壓VT成線性 變化，亦即

Gm∝ I_ss (3-2) Gm∝V_T (3-3)

3-2 偏壓電路

圖3-3 傳統偏壓電路

圖 3-3 為傳統的偏壓電路，其缺點是會限制了輸出振幅的大小。為了增加輸出 範圍，所以使用如圖3-4 的偏壓電路，實現了使輸出範圍比一般直接偏壓方式多 了一個Vth的電壓[7][8]。

圖3-4 寬振幅偏壓電路

3-3 共模回受電路

由於全差動的方式必須要使用共模回授電路[9]來提供一個電壓為準，在 共模回授的電路考量上分為連續和非連續兩大類，本論文是採用連續的共模回授 架構。它的優點是不須由額外的CLOCK 來控制，可降低數位訊號的干擾，但 其缺點是限制輸出範圍。在主動濾波器設計中，要考量的是其線性度範圍，有再 大的輸出範圍若線性度的範圍不足也是不行的。選擇圖3-5 的架構時，當 VREF=(VOP+VON)/2，由圖得知 VCMF會維持原來的準位不會改變，當VREF >

(VOP+VON)/2，因為 MC8的電流會增加，則VCMF電壓會上昇，由圖3-3 使得 VB7

和VB5 下降。在由圖 3-1，由於 VT固定，流過M1、M2 的電流固定不變，使 M5、M6、M7、M8因通道調變效應(厄立效應)，引起 VON和VOP的DC 準位上升，

直到VREF=(VOP+VON)/2。

第三章 架構簡介

圖3-5 共模回授電路 圖 3-6 為完整的OTA 電路

圖3-6 完整 OTA 電路

3-4 主動濾波器的實現

3-4-1 電阻

圖 3-7 為 OTA 等效電阻架構，分別為接地電阻(grounded)和浮接電阻 (floating)

圖3-7 接地電阻(grounded)和浮接電阻(floating) 接地電阻(grounded)：

∵ I_i =I_o =g_mV_i

∴

m i

i

g 1 I R=V =

浮接電阻(floating)：

∵ V_i =V₁ −V₂

I_i =I_o =I=g_m(V₁−V₂)

∴

m 2 1

g 1 I

V R V − =

=

負電阻(negative and differential)：

第三章 架構簡介

圖 3-8 為負電阻(negative and differential)，在做 Gyrator 模擬時會需要用到；

負電阻是利用正回授來達成，使得

m i

iI R 1g

V =− =− ，負電阻在某些電路是很有

用的，可用來抵銷 transconductor losses (圖 2-5 中的 ro)，或是用在高頻電路中降 低電感所造成的衰減。

由以上敘述就可了解可用一個OTA 等效一個電阻，不管是接地電阻

(grounded)、浮接電阻(floating)或負電阻(negative and differential)中的 Gm 值若隨 著輸入電壓改變，那等效出來的阻值也會改變。這也是為什麼要使Gm 和輸入訊 號無關的原因，所以Gm 的值對於主動濾波器是很重要的。

3-4-2 Gyrator

接下來對 Gyrator 的行為模式加以描述，如圖 3-9，說明如下：

I₁=g_m2V₂ and I₂ =g_m1V₁

₂

m2 m1 1 2 2 m2 m1 1

1 Y

g g Z 1 V

I g g

1 I

V = × ⇒ =

假設 Y2為電容C 則 Y₂ =sC

g C g s 1 Z

m2 m1

1= (3-4) 所以由式(3-4) Z1就相當於一個理想電感。

圖3-9 Gyrator

如圖 3-10 OTA 電路中有許多的寄生效應例如輸入等效電容 Ci、輸出等效電容 Co以及輸出阻抗ro，所以必須考慮其完整的等效小訊號模型。

圖3-10 Gyrator 小訊號模型

( )

(

) (

)

in sC C C g

g C g

C s g s

Y = + + + + + +

2 m 1 m

o 2

m 1 m

o i o

i o

g g

g g

g C C sC ) 1 C C ( s g

+ + + +

+ +

= (3-5)

上列式(3-5)可以圖 3-11 表示，整體電路就相當於一個電感的等效模型。

圖3-11 Gyrator 等效模型 浮接電感(floating inductor)

圖3-12 為利用兩個 Gyrator 和一個電容組合成一個浮接電感，其中每個 OTA 的 gm值都相同，推導過程如下：

由節點V，假設此節點電壓為 V，可利用節點電流公式得

∵sCV=g_mV₁−g_mV₂

第三章 架構簡介

(

)

m V V

sC V=g −

(

) (

)

2 m m

2

1 V V

sL V 1 sC V

V g g I

I = = = − = −

∴ ₂

gm

L= C (3-6)

由上列式(3-6)推倒得知 ₂ gm

L= C ，利用gm和電容的組合，可以設計所需的電感值。

圖3-12 浮接電感

圖3-13 為差動浮接電感，其是利用圖 3-12 single-ended 電感轉換而成[3]。

圖3-13 差動浮接電感

3-4-3 濾波器的組成

圖3-14 利用上述 RLC 電路完成主動濾波器電路。

圖3-14 主動濾波器電路

其中主電路由Gm3、Gm4 和兩個 L 和 5 個電容組成 5 階濾波器，其中所有的 Gm 值都相同。L 是用圖 3-13 所組成。輸入級使用兩個 OTA(Gm1=Gm2=Gm)，

Gm3 並聯後端濾波器的輸入阻抗 Rin，使輸入級的負載減少一半，近而使電壓增 益減少一半，所以利用兩個OTA 來抵銷這 1/2 的衰減，輸出級的組成是增大其 所能推動的負載電容，在WLAN 中通道選擇濾波器的下一級為可變增益放大器 (PGA)，其輸入端為高阻抗遠比 OTA 的輸出阻抗要大，所以不會有負載效應的 問題，所以要考慮的是其輸入等效電容，假設其電容為C 利用

Gm5=Gm6=Gm7=Gm8=Gm

1 Gm) 2 ( C s

1 Gm

2 sC

Gm 2 ) 8 Gm 7 Gm ( sC

6 Gm 5 ) Gm

s ( H

+

× + =

+ = +

= + (3-7)

由上式(3-7)可得其 3dB 頻寬為 C Gm

2 ，是只用Gm5 和 Gm6 的兩倍，而且不要另

外在做輸出級，只要用和主電路相同的OTA 就可以了，也降低了設計的複雜度。

3-5 調整電路

連續性的主動濾波器其缺點就是要用到調整電路，SC 的濾波器是因為需要 用CLOCK 來控制，所以不需要額外做調整電路，只要利用 CLOCK 來修正就可

GM-C 濾波器由於沒有外部的參考準位，常會因為製程偏移而產生誤差，

第三章 架構簡介

一般常用了調整電路為PLL，但會使電路複雜化，所以使用很簡單的電阻分壓方 式來做內部自動調整[5][10]，如圖 3-15

圖3-15 調整電路架構

其調整原理是利用電阻分壓方式來做調整，由圖 3-1 的只電路中，設計Gm 值會 隨著VT的增加而增加，其中F 的電路架構如圖 3-16，設計用 R1=R2=R，當 VF2=VD/2，設計 Gm=1/RT，假設RT>(1/Gm)則表示 Gm 太大， 則 VF1<VF2，則 VT會下降，這樣OTA 的 Gm 值也隨之下降，直到 Gm=1/RT，電路就會維持平衡 狀態，當RT<(1/Gm)也是相同的原理，以此架構也達成了以最簡化的方式來達成 相同的結果。再利用這個原理，也可以藉由改變電阻RT來達成濾波器頻寬可調 的功能。

圖3-16 調整電路

圖3-17 為全電路架構，其中包含輸入級、濾波器主動電路、調整電路和輸 出級。

圖3-17 主動濾波器和調整電路

第四章 模擬結果

第四章 模擬結果

4-1 OTA Gm 的模擬

圖 4-1 為 Gm 的模擬方式，Gm 的大小可以分兩個部分考量，第一個部分為 Gm 在直流狀態下的結果；第二個部分為 Gm 和頻率的關係圖；在 Gm 在直流狀 態下的模擬結果，可觀察在DC 時 Gm 的值是否符合原來所預定的值和可大概預 估其線性範圍；在Gm 和頻率的關係圖方面，由於是以 Gm 來取代原來的 RLC 濾波器中的電阻和電感，不希望其大小在所需頻帶中有所改變，所以必須做此分 析來觀察Gm 和頻率的關係。

圖4-1 Gm 的模擬

圖 4-2 為Gm 的直流分析結果，可以估計其線性度範圍是 500mVp-p 當然這只是 預估，真實的線性度範圍要看系統需求，並做THD 的分析才可得知。

圖4-2 Gm 的直流分析結果

接下來是要考慮是否Gm∝V_T，其原理說明請參考第三章，圖 4-3 為模擬架構，

圖 4-4 為模擬結果，由此可知Gm 和調整電壓 VT成線性關係

圖4-3 模擬Gm∝V_T

圖4-4 Gm∝V_T模擬結果

圖 4-5 為Gm 對頻率的關係圖，由於在規格中定義了濾波器頻寬為 8.3MHz 所以 在這個頻帶內其Gm 值要固定不變，由模擬結果得知其值在 30MHz 都符合此條 件。

第四章 模擬結果

圖4-5 Gm 對頻率的關係圖

4-2 OTA 頻率響應(2p load)

由於在 IEEE802.11a 中規範，所需頻寬為 8.3MHz，所以其單一增益頻寬至 少要8.3MHz 以上，由模擬得知，其增益頻寬為 11MHz，在 2p load 的條件下。

其phase margin 為 90 度，見圖 4-6。

圖4-6 OTA 頻率響應(2p load)

4-3 Slew rate 模擬

在模擬電路的設計上，必須考量整體電路架構[7]，圖 4-7 為slew rate 的模 擬方式，圖 4-8 為其模擬結果，可以得slew rate=

us 7 V .

27 ，規格值為

us 7V . 26

圖4-7 slew rate 的模擬方式

圖4-8 slew rate 的模擬結果

4-4 調整電路模擬

調整電路的動作原理請參考第三章說明，在這裡直接介紹模擬方式，其模擬架構 如圖 4-9，圖中F 為調整電路，利用調整電路和一個 OTA 電阻來觀察是否可以 達到調整的效果圖4-10 為當 RT從10KΩ~20KΩ 時 Gm 的改變情形，在設計的過

Gm=1/R Gm-(1/R )的模擬結果，由結果得知，其最大的

第四章 模擬結果

誤差量為 1.2u。

圖4-9 調整電路模擬架構

圖4-10 調整電路模擬結果

圖4-11

RT

Gm− 1

4-5 等效電感模擬結果

圖 4-12 為模擬架構，其中-R 和 L 就利用 OTA 等效電路帶入，圖 4-13 為其模擬 結果，由圖 4-13 可以得到其等效的電感值，取上升部分中的一點，其計算方式 如下[3]：

R ) L j (

T ω =ω

ω ω

= R

) j ( T L

在這裡取頻率為1.88MHz 的地方，計算結果的到其電感值為 115uH，和所需電 感值111uH 足夠接近，也符合需求。

第四章 模擬結果

圖4-12 等效電感模擬架構

圖4-13 等效電感模擬結果

4-6 全電路模擬結果

4-6-1 調整電路穩定時間

圖4-14 為完整的濾波器架構，包括輸入級、5 階低通濾波器、輸出級和調 整電路，圖4-15 為其模擬結果，由於調整電路是為了製程偏移而設計的，由模 擬得知其穩定時間約為20ns。

圖4-14 完整電路

圖4-15 濾波器穩定時間

4-6-2 頻率響應

圖4-16 為其頻率響應，在考慮製程偏移下經過調整電路的調整之後所得到的最 後結果，由模擬結果得知調整電路發揮其調整的效果，圖4-17 為圖 4-16 的放大，

詳細數據整理在表4-1，

第四章 模擬結果

圖4-16 濾波器頻率響應(FF-FS-SF-SS-TT)

圖4-17 濾波器頻率響應(FF-FS-SF-SS-TT)

FF SF FS SS TT 11MHz~30MHz

total interference output power(dBm) (11.7MHz~28.3MHz input level=-63dBm)

-82 -81.3 -82.5 -81.8 -82

30MHz~50MHz total interference output power(dBm) (31.7MHz~48.3MHz input level=-63dBm)

-106 -106 -107 -106 -106

表4-1

圖4-18 為對溫度變化的影響(0 ~ 125 度)，圖 4-19 為圖 4-18 的細部放大，在濾波 器對溫度變化所造成的誤差模擬中，發現調整電路也發揮其功效，但結果並沒有 比對製程偏移所做的調整效果好，但還是可以對調整電路中的RT 做細部的微調 以達到所需規格，表4-2 為還未做調整的結果；由表 4-1 得到的結果，根據參考 資料[13]所得的 S/N ratio，符合以最差狀態所預估的規格中的 16QAM、QPSK 和 BPSK 的標準，DATA RATE 可達到 36Mbits/s

第四章 模擬結果

圖4-18 溫度變化(0^o~125^o)

圖4-19 溫度變化(0^o~125^o)

0 ^oC 10 ^oC 25 ^oC 50 ^oC 75 ^oC 120 ^oC 125 ^oC Loss(dB) 0.84 0.87 0.90 0.98 1.07 1.16 1.26 1dB(MHz) 9.94 9.82 9.61 9.42 9.27 9.12 8.69 3dB(MHz) 11.58 11.43 11.26 11.11 10.98 10.91 10.84

表4-2

4-6-3 濾波器其他規格模擬

圖4-20 Pass band ripple Group delay(圖 4-19): 21nsec

4-21 Group delay

第四章 模擬結果

4-7 濾波器線性度分析 4-7-1 THD 模擬結果

接下來是要做FFT 的分析，希望其 THD 在-40dB 以下，分別選擇 5MHz 和 8MHz 的正弦波，改變其振幅加以模擬，可得到以下結果，並對製程偏移所產生的誤差 加以模擬，圖4-22 到圖 4-24 為 5MHz 時的結果，圖 4-25 圖 4-27 為 8MHz 時的 結果[1]。

圖4-22 fft_ff_500mVpp

圖4-23 fft_ss_500mVpp

圖4-24 fft_tt_500mVpp

圖4-25 fft_ff_8x_500mVpp

圖4-26 fft_ss_8x_500mVpp

第四章 模擬結果

圖4-27 fft_tt_8x_500mVpp

圖4-28(5MHz)

圖4-29(8MHz)

經過整理之後可由圖4-28 和圖 4-29 得到，在 Vpp=500mV 以下，THD 小於-40dB。

4-7-2 two-tone 模擬結果

在這裡對電路做two-tone simulation，輸入 5MHz 和 6MHz，由於是同時輸入兩 個頻率，所以輸入大小取

2

Vpp 下圖為模擬結果，分別

Vpp=500mV ,450mV,400mV ,300mV，圖 4-30~圖 4-33 為其模擬結果

圖4-30(Vpp=500mV)

第四章 模擬結果

圖4-31(Vpp=450mV)

圖4-32(Vpp=400mV)

圖4-33(Vpp=300mV)

經由THD 和 two-tone 的模擬結果可得，其線性度最佳輸入範圍為 Vpp=450mV

4-8 可變頻寬

利用圖 4-14 濾波器全電路中的電阻 RT，改變其電阻值由10K 歐姆到 20K 歐姆，可改變Gm 的大小，因為在圖 4-9，R2=R1，又

1Gm R R

R _T

2

1 = ，所以RT=1/Gm，

圖4-34 為其可調範圍。

圖4-34 可調範圍

由圖4-34，可以得到其頻寬可調範圍，除此之外還必須針對其作 FFT 分析，因 為在AC 分析是無法判斷其線性度，如下圖 4-35 為三種頻段的 THD 比較圖。

第四章 模擬結果

4-9 預計規格列表

Technology 0.25um TSMC

1dB frequency 9MHz Pass band ripple 0.5dB 3dB frequency 11MHz 11MHz~30MHz total interference output

power (11.7MHz~28.3MHz input level=-63dBm)

-82dBm

30MHz~50MHz total interference output power (31.7MHz~48.3MHz input

level=-47dBm)

-100dBm

Tuning range(3dB) 8MHz~16MHz

THD(@11MHz:500mVpp) -45dB Power supply 2.5v

Power consumption(@RT=13.6K) 8.023mW Chip size 680um x 680um OTA gm value 50u ~100u

第五章 佈局考量

5-1 IC 佈局注意事項

IC 佈局，也是在 IC 設計上一個非常重要的環節，一般考量可以分為下列幾大 項[8]：

1‧ 就混合電路而言，類比部分是需要一個很準確的訊號，不能受到外來雜訊的 影響；而數位電路又是最大的影響來源，所以在佈局考量上必須把數位電路 和類比電路的Vdd 和 Gnd 獨立出來，這樣可以把干擾減到最低。

2‧ 就EMI 的防治，大部分是發生在 Vdd 的迴路，當迴路產生就有如一個天線 輻射，所以要避免迴路的產生，或是減小迴路的面積。

3‧ 盡量能在Vdd 走線旁並列 Gnd 的走線，如此一來可使雜訊直接下地。

4‧ 在高頻電路中，訊號的走線要避免和Vdd 或 Gnd 平行，因走線平行會產生 較大的寄生電容而產生偶合效應，使訊號衰減，或是雜訊竄入訊號線。

5． 在數位防護上，CLK 走線若為單獨一條，就等同天線，所以必須在 CLK 走 線旁加入一條地線，依據電磁理論使其輻射相消，但是必須考慮其寄生電 容；或是在設計上增加CLK 的上升和下降時間，避免諧波能量過於集中。

6． 對稱性的考量，由於差動電路最重要的就是對稱性，所以考慮對稱性方面必 須要加入虛擬電路(DUMMY)。

7． 電容在佈局時最好是能分成好幾個單位電容，以減少製程的誤差量。

8． 線寬是以電流1mA 線寬 1um 的原則來定義

綜合以上幾點，才能避免因不局過程產生的誤差，由於本論文電路為全類比電 路，所以要考量的以類比部分為主，圖5-1 為佈局圖。

第五章 佈局考量

5-2 佈局圖

圖5-1 佈局圖 下表為各腳位的說明：

腳位 功能 說明

V_i1 輸入(+) 共模電壓為1.3V V_i2 輸入(-) 共模電壓為1.3V V_o1 輸出(+)

V_o2 輸出(-)

V_t1 濾波器控制電壓 已內建偏壓電路，可藉由此腳位觀察其調整電 路的功能，若有偏移也可直接提供其電壓 (0.7V~0.87V)

V_t2 輸出級控制電壓 需外部提供(0.7V~0.87V)

V_d3 共模回受電壓 已內建，可藉由此點量測來觀察回受電路 VREF 共模參考電位 已內建，可觀測其是否為1.3V

VBC 共模回受電路偏壓 已內建，觀察其準確性(1.77V) V_r1 調整電路控制電壓 取Vr1-Vkn=1V

V_kn 調整電路控制電壓 取Vr1-Vkn=1V

V_tip 調整電路控制電壓 已內建，觀察其準確性(1.3V) VDD 電壓源 2.5V

gnd 接地

表 5-1 圖 5-2 為打線圖：

圖5-2 打線圖

第六章 量測考量

第六章 量測考量

在量測考量方面，使用了許多PAD，除了可以量測到濾波器的特性外，

還可以直接量測OTA 的特性，以下就說明量測方式。

6-1 頻率響應量測方式

如圖6-1，為測試頻率響應的示意圖，其時應該只要網路分析儀，但實驗室 的網路分析儀最低的量測頻率為50MHz，所以只能利用訊號產生器和示波器，

在電路設計的考量上只有預估到下一級的負載，但示波器的負載電容為7pF，遠 大於所預估的電容值，若直接在電路中做一個可驅動7pF 的輸出級，純粹為了量 測，不但消耗功率也浪費面積，實際應用上也不需要用到，所以利用外接的一個 Buffer，是一個較理想的方式；在這裡選用 LMH6503，是一個可變增益放大器，

其規格也適用於濾波器的量測，圖6-2 為其增益為一，並加上 10pF 和 1M 歐姆 的模擬結果(參考 National Semiconductor 所提供的 HSPICE netlist file)

圖6-1 測試頻率響應示意圖

圖6-2 LMH6503 頻率響應圖(10pF 和 1M 歐姆)

圖6-3 比較輸出結果

由圖6-2 可以了解，其頻寬大於 10MHz 以上；圖 6-3 為濾波器經過 LMH6503 輸 出結果，與未接上LMH6503 的輸出結果比較圖，可以發現在 50MHz 之前其結 果是非常接近；圖6-4 為頻率響應量測方式，RT為外加電阻，用來調整Gm 大小，

首先先固定RT的值，設定為當初要求的值為13.6KΩ，然後由訊號產生器輸入正 弦波在經過balun 產生大小頻率相等相位相反的正弦波，然後紀錄示波器所接收 的訊號大小，然後再改變輸入訊號頻率，把輸出訊號大小一一紀錄下來，看其改 變的大小，就可得到頻率響應圖，然後改變RT從10KΩ~20KΩ，並觀察頻寬改 變量。

第六章 量測考量

6-2 THD 量測方式

接下來是量測THD，圖 6-5 為 LMH6503 對 50Ω 負載的頻率響應，由圖可知，

還是可以運用其對50Ω 的系統做量測，其量測方法只是把示波器改為頻譜分析 儀HP8593E，其規格為 9KHz~22GHz 50Ω 系統，電路模擬時選擇了 5MHz 和 8MHz 做模擬，所以只要分別輸入這兩個頻率，改變振幅大小，就可觀察其結果是否與 模擬相符合；並且可量測其Dynamic Range(見圖 6-6)

圖6-5 LMH6503 頻率響應圖(50 歐姆)

圖6-6 THD 量測方式

6-3 Gm 量測方式

接下來是Gm 值的量測，一般電路設計除非多做一個獨立的 OTA，否則不 容易量得Gm 的大小，在這裡由於採用電阻分壓調整電路所以可以量測 Gm 的 值，並觀察其偏移量，其量測方法如圖6-7，首先運用圖 6-7 固定 RT的值，經過 調整電路之後可以得到對應的VT1，因為Gm=1/RT，接下來使用電源供應器提供 相同的電壓給VT1如圖6-7，然後利用電流計串聯電源供應器，改變 VKN和VTIP

之間的電壓，然後就可得到電流和電壓之間的關係圖，這樣就可量測Gm 的大 小，和1/RT做比較就可得到其誤差量，或是使用源級退化架構的定義式，其何 理論值之間的差異性。

圖6-7 Gm 量測方式

第七章 結論

第七章 結論

OTA 的線性度範圍是否足夠，為實現主動濾波器的重要條件，本論文藉由 THD 的模擬和 two tone 的模擬，來了解此主動濾波器的線性度是否符合

IEEE802.11A 的規範，經過以上幾章的介紹若要應用在 IEEE802.11A 直接降頻式 通道選擇低通濾波器，其線性度在最嚴格的要求下，必須達到，THD 為 50dB，

由前幾章得知，THD 為 50dB 其輸入訊號範圍還可在 450mVpp；若在其他應用 條件下，通常THD 為 40dB，其輸入訊號範圍還可在 500mVpp；頻寬範圍 8MHz~16MHz、功率消耗為 8.023mW。

在未來需要改進的地方，為如何使電路對製程偏移的影響達到最低、提高調 整電路的準確性和提高輸入訊號的線性度範圍，使此主動濾波器的應用範圍能更 廣，這也是未來須努力的地方。

[1]Un-Ku Moon, “CMOS high-frequency switched-capacitor filters for telecommunication applications,” IEEE J. Solid-State Circuits, Vol. 35, No. 2, pp.

212-220, Feb. 2000.

[2] IEEE 802.11a, IEEE standard for Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) specifications, 1999

[3] Rolf Schaumann and Mac E. Van Valkenburg “Design of Analog Filters” 2001 [4]Shinichi Hori , Tadashi Maesa “A Widely Tunable CMOS Gm-C Filter With A

Negative Source Degeneration Resistor Transconductor” IEEE , 2003 [5]中華大學電機所 陳鈺民 “適用於 IEEE802.11a 之通道選擇濾波器”

JUL,2003

[6] David A. Johns and Ken Martin “Analog Integrated Circuit Design “, 1997 [7]Behzad Razavi “Design of Analog CMOS Integrated Circuit” ,Jul 2002

[8]R. Jacob Baker , Harry W. Li , David E. Boyce “CMOS Circuit Design , Layout , And Simulation” 1997

[9] Wu, P.; Schaumann, R.; Latham, P. “Design considerations for common-mode feedback circuits in fully-differential operational transconductance amplifiers with tuning” Circuits and Systems, 1991., IEEE International Sympoisum on , 11-14 June 1991 Pages:1363 - 1366 vol.3

[10]Francois Krummenacher and Norbert Joehl “A 4-MHz CMOS Continuous Time With On-Chip Automatic Tuning” IEEE Journal of Solid-State Circuits , Vol .23 , No 3 , June 1988 .

[11] Worapishet, A.; Naphaphan, C.; “Current-feedback source-degenerated CMOS transconductor with very high linearity” Electronics Letters , Volume: 39 , Issue:

1 , 9 Jan. 2003

[12] Jendernalik, W.; Szczepanski, S “A CMOS OTA-C channel-select filter for mobile receiver” Circuits and Systems for Communications, 2002. Proceedings.

ICCSC '02. 1st IEEE International Conference on , 26-28 June 2002

[13]Richard Van Nee and Ramjee Prasad “OFDM for Wireless Multimedia Communications” Oct 1999

[14] Frode Bohagen ，Henrik Holmboe Bjornsen “Adaptiv koding og modulasjon IEEE802.11a og HIPERLAN/2” Nov 2002