三角積分調變器(Delta Sigma Modulator)之原理

2-1 引言

三角積分調變器是一個負回授閉迴路的系統，其特色在於利用超取樣原理 (Over-Sampling Theory)以及雜訊整型(Noise-Shaping)的技術達成在較少的輸出位 元的狀況下，仍舊保有一定的訊號雜訊比(SNR)，本章將針對調變器的原理以及實 現方式做介紹。

在分析三角積分調變器的數學模型時，大多數都是表示成離散的 Z 函式 (Z-Domain)來表示，這是因為調變器內通常都有一個取樣及量化的過程，一般很難 表示成連續函數的型式。所以我們通常使用跟取樣系統常用的離散方程式來推導 調變器之模型及轉移函數。

2-1-1 三角積分調變器之原理及特性

一個基本的三角積分調變器(Delta-Sigma Modulator)如圖 2-1 所示，包含了一 個積分器、一個較粗糙的類比數位轉換器、類比數位轉換器以及一個從輸出端拉 回輸入端的負回授組態。其名稱中的 Delta 代表前一個輸出的值與現在輸入的差異 值；Sigma 代表後級積分器的累加動作。

Integrator Coarse ADC

Local DAC

Vin Vout

圖 2-1 基本的三角積分調變器

一般來說，在調變器的內部中所使用的類比數位轉換器通常都使用較低階的 量化器來實現，大幅降低量化器的設計難度。倘若我們使用積分器以及一位元的 量化器，那麼內部的數位類比轉換器將可簡化成一個連接兩個直流電壓的開關，

如圖 2-2 所示。然而一位元的輸出必定伴隨著極大的誤差成分，所以我們必須要將 量化的速度提高至超越奈奎斯特取樣頻率(Nyquist Rate)的數十倍甚至數百倍，以降 低量化的誤差。並且利用適當的負回授參數將量化雜訊往訊號頻段外面推移，達 成量化誤差的整形效果(Quantization Noise Shaping)。

Vin

∫

0/1

Vout

1-bit DAC

V+

V-圖 2-2 一位元輸出之三角積分調變器

基本的一位元三角積分調變器，利用了超取樣以及雜訊整型的技術後，調變 的結果將是比原本訊號頻率高出極多的串流位元(Bit-Stream)訊號，若是用時域的 角度來看，這些段落可以視作為輸入訊號的平均。若用頻域的角度來分析，我們 可以從頻譜中看到輸入訊號的成分以及一個高通的雜訊成分，此高通雜訊就是雜 訊整形的效果，如圖 2-3 所示。

Signal Tone

Noise Shaped by the Modulator

Analog Input Delta Sigma 1-Bit Stream Multi-Bit

Stream

表平均電流亦為零，若定義開關短路的時間為tON，開關開路的時間為tOFF，那麼 我們可以對這個電路寫出以下的方程式

V^IN×t^ON =V^L×t^OFF

(2.2) ^{VOUT =VIN +VL} (2.3) 結合(2.2)式、(2.3)式可得

(

ON OFF

)

IN

OUT V t t

V = × 1+ / (2.4) 定義工作週期(Duty-Cycle) D=t_ON/(t_ON +t_OFF)，則方程式可整理成

V_OUT =V_IN/

(

1−D

)

(2.5) 從方程式可得出，我們可以藉由控制工作週期，將平均的輸出電壓升壓到我們想 要的值。其中，切換開關的控制訊號，就可以透過改變三角積分調變器的輸入，

達到調變工作週期的效果。

D 類功率放大器

D 類切換式功率放大器[5][6][7][8]，基本構造如圖 2-6 所示，其優點就是功率 轉換效率極高，輸入訊號在經過適當的調變器後，將輸入訊號轉換成寬度不同的 脈衝，經由驅動電路驅動後級的功率電晶體將功率放大，再經由濾波器將原來的 訊號還原。功率電晶體的放大是由一個完全切換的訊號來控制，故名為切換式的 功率放大器，由於功率電晶體的切換訊號都是全幅(Full-Swing)，因此對於一個理 想的電晶體來說，其轉換效率是可以達到百分之百的，然而實際應用上必須考量 功率電晶體的內部阻抗所造成的壓降以及在切換時的漏電流等效應，但基本上轉 換效率依然超過 80%，對於目前手持裝置的產品來說，仍然是個非常有價值的應 用。

Input

Delta Sigma Modulator

Gate

Driver Power Stage Low-Pass

Filter

Noise-Shaped Loop (Delta Sigma Modulator)

MSB

器的控制訊號上，使得整體除頻器的平均除數落在我們要的範圍內。

2 2 3 2

/4 /5

Divider Input

Divider Output

圖 2-8 非整數除頻器

2-2 取樣及量化(Sampling and Quantization)

由前幾個小節我們得知一個類比三角積分調變器中，必定存在一個類比數位 轉換器，其類比取樣的程序是使用量化器來完成的，可見量化對於數位的調變來 說是個不可缺少的步驟。所謂的量化便是依照需求將輸入的連續訊號轉換成最近 似的位準，並且維持這個位準直到下一個量化的觸發訊號來時，再次執行量化的 動作。以下各小節將針對量化的準則以及量化產生的誤差做介紹。

2-2-1 奈奎斯特取樣原理(Nyquist Sampling Theory)

要將訊號數位化，必須經過取樣及量化兩個步驟，先將輸入訊號依照一定取 樣頻率擷取出來，再量化為數位的位準。對於低頻的輸入訊號而言，為了不讓輸 入訊號產生所謂的圖形失真(Aliasing)，取樣的頻率必須要大於輸入訊號頻寬的兩 倍，此取樣頻率稱為奈奎斯特取樣率(Nyquist-Rate)，此即為廣為人知的奈奎斯特 取樣原理。我們可以將一個理想取樣的步驟化成如圖 2-9 的數學模型[11]。在時域 方面，將輸入訊號 x(t)與一個間隔 Ts 的單位脈衝 p(t)相乘，得出一個分段連續的取 樣值。在頻域上，將輸入訊號與取樣訊號作摺積(Convolution)，可得出輸出頻譜

'( )

Time Domain Frequency Domain

( )

Signal band First image

f

0 fs

'( ) X f

圖 2-10 圖形失真

儘管我們確定取樣頻率高於奈氏取樣率，倘若我們的輸入訊號包含了其他高頻訊 號的雜訊，仍無法避免高頻訊號摺疊進入訊號頻率的失真現象，如圖 2-11。故我 們在設計低頻三角積分調變器時，其輸入訊號必須加上一個反圖形失真的濾波器 (Anti-Aliasing Filter)以避免過多高頻訊號摺積造成的失真。

0 f

一個均勻的量化器(Uniform Quantizer)可分為一致平低(Midtread)與一致高起 (Midrise)兩種組態。不論何種組態，皆存在量化誤差，定義其量化範圍的百分比為 2、最小量化間距為Δ(Quantization Step Size)、量化的位準數為2 ，則Δ可表示為 ^B

1

最大的量化誤差亦不會超過 0.5Δ。若定義量化誤差為e=q_out −x_in，量化結果與量 其中，E{}代表統計的預測值，f_e(e)代表量化誤差之pdf (Probability Density Function)

，其基本假設量化誤差與輸入訊號無直接關聯，並且在整個量化頻率內[-fs/2,fs/2]

皆視為白雜訊(White Noise)，如圖 2-13 所示。

fs/2

量化雜訊同時也影響了訊號的品質，一般定義 SQNR(Signal-to-Quantization Noise Ratio)為指標，其定義為

Signal Power

SQNR=Quantization Noise Power (2.8) SQNR越高代表訊號的品質越好，一般以分貝(dB)為單位來表示。我們可以把量化 雜訊的能量頻譜密度(Power Spectral Density) Se(f)表示成：

2

從以上推論可知，在有條件的前提下，量化器的量化雜訊可以假設成一個與 頻率即可。一般定義超取樣率 OSR(Oversampling-Rate)為

Rate

Nyquist Rate

fNyquist_rate /2 Nyquist Rate Quantization Noise Oversampling and

Noise Shaping

圖 2-16 頻譜上的雜訊整形效果

雜訊整形的觀念是可以被實現的，利用前述的量化雜訊的數學模型以及適當的負 轉移函數。若定義輸入訊號轉移函數(Signal Transfer Function)為 STF、雜訊轉移函 數(Noise Transfer Function)為 NTF，則可推導出

( ) ( )

( ) 1 此時，將(2.19)式代入(2.16)式，可得 NTF(z)為

( ) 1 1

2 2

SQNR，亦即增加了大約 1.5 個位元的等效位元數 ENOB(Effective Number ofBits)。

1/ 2 2

從以上推導可以得知，在相同的輸入訊號其訊號頻寬的狀況下，每增加一倍的超 取樣率可以等效增加 3(2N+1)dB 的 SQNR，亦即增加了大約(N+0.5)個位元的等效 位元數。

對於三角積分調變器來說，內部必定有積分函數，故系統是否能夠穩定，最 先考量是輸入訊號不能過大，以免負回授後的第一個積分器永遠都在累加一個同 號的值，終將使積分器輸出產生飽和的現象，再者後級的每個積分器輸出也不能 飽和。另外，調變器採用負回授組態，因此對於二階以上的調變器，必須要考量 穩定度的問題，雖然可以使用根軌跡的分析方式去確認初始的穩定狀態[17]。然而 三角積分調變器並不是一個線性系統，其穩定狀態除了與輸入訊號有關之外，還 與前一個狀態有關。因此目前對於高階的調變器還沒有保證在任何輸入狀態下皆 可穩定的理論。然而，對於系統的穩定度有一個保守的準則可供參考，可盡量避 免不穩定的發生。Lee’s 準則[18]中提到，對於 1-bit 量化器的調變器而言，穩定的 可能條件為

( ^j )max 2

NTF e^ω < (2.36)

其中，NTF e( ^jω)max代表雜訊轉移函數在各種不同頻率的最大值，其上限值並非固 定，在二階某些狀況下甚至可以達到 4，但隨著階數提高需要向下修正，在七階系 統甚至需要下修到 1.4。然而在實務上，高階的調變器依舊需要透過大量不同狀況 以及長時間的時域模擬，方能確保系統穩定不致於發散。發散的狀態可經由輸出 串流位元觀察出來，正常的調變輸出應該是快速的 1 或 0 的切換跳動，若輸出訊 號經過一段時間不改變，意味著最後一級積分器發生持續飽和的現象，導致輸出 無法正確跳動，其示意如圖 2-20 所示。

Unstable

Noise Shaped by the Modulator

可得帶通雜訊轉移函數為

1.CIDF：

C

ascaded

I

ntegrators with

D

istributed

F

eedback

此架構基本組態如圖 2-22 所示，其輸入僅由第一級積分器端灌入，量化後訊 號回授至每個積分器的輸入端。每個積分器皆為延遲積分器[(z^-1/1-z^-1)]。此為最基 本的調變器架構，其NTF的零點固定在 1，即DC的位置，STF的型態亦固定為z^-N， 不能透過選擇積分器形式及調整回路參數來改變。

I¹ I² I³

- -

-a1 a2 a3

c¹ c² c³

X Y

圖 2-22 三階 CIDF 架構

2.CIDIDF：

C

ascaded

I

ntegrators with

D

istributed

I

nput and

D

istributed

F

eedback 此架構基本組態如圖 2-23 所示，其輸入以不同比例灌入各級積分器，量化器 輸出亦回授至各個積分器輸入端。這個架構擁有更多的轉移函數選擇性，若選擇 偶數級的積分為非延遲積分器[(1/1-z^-1)]，那麼g1參數可以用來調整NTF的零點位置，

使訊號頻段內的零點分開。此外，STF的型態可被調整，如設定STF=1，代表訊號 經過調變器的過程中並不會被延遲。

I1 I2 I3

X

c1 c2 c3 Y

b1 b2 b3 b4

a2 a3

a1

g1

- - -

-圖 2-23 三階 CIDIDF 架構

3.CIDIFF：

C

ascaded

I

ntegrators with

D

istributed

I

nput and summing

F

eed-

F

orward

此架構基本組態如圖 2-24 所示，其輸入以不同比例灌入各級積分器，量化器

2-4-2 多級迴路架構(Multi-Stage)

多級迴路架構的輸入僅在第一級，第二級的輸入是第一級的量化誤差，在經 過多級的量化誤差串接(Cascaded)後再將每一級輸出作誤差抵銷(Noise-Cancelling) 的運算，最終我們依舊可以推導出一個 N 階的雜訊轉移函數。一般將之命名為 MASH(Multi-Stage-Noise-Shaping)架構，如 MASH 1-1-1 代表三個一階積分迴路串 接，總階數為 3；MASH 2-1 代表第一級是二階積分迴路，第二級為一階積分迴路

在文檔中 三角積分調變器與D類音頻放大器設計 (頁 13-43)