三角積分調變器與D類音頻放大器設計

國立臺灣大學電機資訊學院電機電信電子產業研發碩士專班 碩士論文

Industrial Technology R&D Master Program in Electrical, Communication and Electronics Engineering

College of Electrical Engineering and Computer Science National Taiwan University

Master Thesis

三角積分調變器與D類音頻放大器設計 Design of Delta Sigma Modulator and

Class D Audio Amplifier

楊文棟

Wen-Tung Yang

指導教授﹕陳怡然 博士

Advisor：Yi-Jan Emery Chen, PHD 中華民國 100 年 1 月

January, 2011

中文摘要

本論文討論了三角積分調變器的數位及類比兩種應用，前者可應用在數位類 比轉換器以及非整數除頻器上；後者可應用在類比數位轉換器、直流-直流電壓轉 換器及切換式功率放大器上。最後依據數位及類比的應用，設計了應用在非整數 除頻器以及非線性切換式功率放大器之兩種三角積分調變器。

藉由應用非整數除頻器在非整數頻率合成器上，可以減少鎖定時間及縮短通 道頻率間距。本論文設計一個採用預先進位加法器實現的數位 MASH 1-1-1 架構，

可配合多除數除頻器達到非整數除頻的效果。

非線性放大器已經被大量應用在手持式行動裝置的音頻放大器上，最明顯的 好處在於功率效能高，能提升電池使用時間，降低熱損耗。然而相較於線性放大 器來說，總諧波失真較高，因此只能應用在對音質要求較低的音頻系統。本論文 設計一個三階的類比三角積分調變器，完成音頻 D 類放大器整體系統模擬。

Abstracts

Applications of the delta-sigma modulator in digital and analog circuits are discussed in this thesis. Delta sigma modulator can be used in digital circuits such as digital-to-analog converters and fraction-N frequency synthesizers; or in analog circuits such as analog-to-digital converters, DC-DC converters and switched-mode power amplifiers. According to these applications, a digital modulator for fractional divider and an analog modulator for nonlinear switched-mode power amplifier are proposed in the thesis.

We can decrease locking time and reduce channel bandwidth by applying fractional divider in fractional-N frequency synthesizers. Therefore, a digital MASH 1-1-1 modulator based on the carry-look-ahead adder which can integrate with multi-modulus divider to realize the fractional division function is designed and presented in this thesis.

Class-D power amplifiers have been widely used as the audio amplifiers in portable devices. The greatest advantage is the high power efficiency of this kind of amplifier, which can improve the operating time and lower the heat dissipation. Nevertheless, the total harmonic distortion in nonlinear amplifiers is much higher than the linear ones.

Therefore, the applications of the nonlinear amplifiers are limited to lower-quality audio systems. A class-D audio amplifier system based on a third-ordered analog delta-sigma

is proposed and designed in this thesis.

目錄

第一章 緒論 ... 1

1-1 研究動機 ... 1

1-2 論文架構 ... 2

第二章 三角積分調變器(Delta Sigma Modulator)之原理 ... 3

2-1 引言 ... 3

2-1-1 三角積分調變器之原理及特性 ... 3

2-1-2 三角積分調變器之應用 ... 5

2-2 取樣及量化(Sampling and Quantization) ... 9

2-2-1 奈奎斯特取樣原理(Nyquist Sampling Theory) ... 9

2-2-2 量化雜訊及模型 ... 11

2-2-3 超取樣原理(Over-Sampling Theory) ... 14

2-3 雜訊整形(Noise-Shaping) ... 15

2-3-1 雜訊整形之原理 ... 16

2-3-2 低通一階三角積分調變 ... 17

2-3-3 低通二階三角積分調變 ... 19

2-3-4 低通高階三角積分調變 ... 20

2-3-5 帶通三角積分調變 ... 22

2-4 高階三角積分調變器之架構 ... 23

2-4-1 單級迴路架構(Single-Stage) ... 23

2-4-2 多級迴路架構(Multi-Stage) ... 25

2-4-3 離散時間積分器架構(Discrete Time Integration) ... 27

2-4-4 連續時間積分器架構(Continuous Time Integration) ... 29

2-5 效能指標 ... 31

2-5-1 訊號雜訊比 ... 31

2-5-2 輸入動態範圍(Dynamic Range) ... 31

第三章 使用於非整數頻率合成器(Fractional-N Synthesizer)之多級三角積分調變 器設計 ... 33

3-1 引言 ... 33

3-1-1 非整數除頻器 ... 33

3-1-2 電路架構 ... 34

3-2 多級雜訊整型 1-1-1 調變器(MASH 1-1-1)之電路模擬 ... 36

3-2-1 行為模擬 ... 37

3-2-2 加法器 ... 39

3-2-3 累加器 ... 41

3-2-4 誤差消除電路之運算單元 ... 41

3-3 多級雜訊整形調變器模擬結果 ... 42

第四章 使用三角積分調變器之D類音訊放大器之設計 ... 44

4-1 引言 ... 44

4-1-1 D類功率放大器 ... 45

4-1-2 功率放大器效能指標 ... 46

4-2 三階三角積分調變器設計 ... 47

4-2-1 設計考量與規格 ... 47

4-2-2 調變器行為模擬與電路架構 ... 49

4-2-3 全差動運算放大器 ... 53

4-2-4 交換式電容積分器 ... 56

4-2-5 量化器 ... 59

4-2-6 被動加法單元 ... 60

4-2-7 三角積分調變器模擬結果 ... 61

4-3 D類功率放大器設計 ... 66

4-3-1 功率電晶體及驅動控制電路(Gate Driver) ... 67

4-3-2 全橋式低通濾波器 ... 69

4-3-3 D類功率放大器之開回路模擬結果 ... 71

4-3-4 D類功率放大器閉迴路模擬結果 ... 80

第五章 結論 ... 84

參考文獻. ... 85

圖目錄

圖 2-1 基本的三角積分調變器 ... 3

圖 2-2 一位元輸出之三角積分調變器 ... 4

圖 2-3 三角積分調變器之輸出頻譜 ... 5

圖 2-4 三角積分調變之類比數位轉換器 ... 6

圖 2-5 DC-DC Converter (a) 充電組態 (b) 放電組態 ... 6

圖 2-6 D類放大器 ... 8

圖 2-7 使用三角積分調變之數位類比轉換器 ... 8

圖 2-8 非整數除頻器 ... 9

圖 2-9 理想的取樣系統模型 ... 10

圖 2-10 圖形失真 ... 10

圖 2-11 高頻雜訊摺疊回訊號頻率的圖形失真 ... 11

圖 2-12 量化與量化誤差 (a) Midtread (b) Midrise ... 12

圖 2-13 量化雜訊在頻譜上的白雜訊分布 ... 13

圖 2-14 量化雜訊的數學模型 ... 14

圖 2-15 超取樣後的量化雜訊分布 ... 15

圖 2-16 頻譜上的雜訊整形效果 ... 15

圖 2-17 雜訊整形的負回授系統 ... 16

圖 2-18 一階三角積分調變器 ... 17

圖 2-19 二階三角積分調變器 ... 19

圖 2-20 三角積分調變器之不穩定狀態 ... 22

圖 2-21 帶通三角積分調變器之輸出頻譜 ... 22

圖 2-22 三階CIDF架構 ... 24

圖 2-23 三階CIDIDF架構 ... 24

圖 2-24 三階CIDIFF架構 ... 25

圖 2-25 (a) MASH 1-1-1 (b) MASH 2-1 架構 ... 26

圖 2-26 延遲組態離散時間積分器 ... 27

圖 2-27 非延遲組態離散時間積分器 ... 28

圖 2-28 連續訊號的離散等效 ... 29

圖 2-29 輸入動態範圍示意圖 ... 32

圖 3-1 非整數頻率合成器 ... 34

圖 3-2 單級數位三角積分調變器 ... 35

圖 3-3 MASH 1-1-1 之數學模型 ... 35

圖 3-4 MASH 1-1-1 之電路方塊 ... 36

圖 3-5 多級調變器Matlab模擬 ... 38

圖 3-6 行為模擬結果 (a) Verilog (b) Matlab ... 39

圖 3-7 全加器電路圖 ... 40

圖 3-8 預先進位加法器之傳輸延遲模擬結果 ... 40

圖 3-9 傳輸閘形式之D Flip Flop ... 41

圖 3-10 誤差消除電路 ... 41

圖 3-11 多級雜訊整形電路時域模擬結果 ... 42

圖 3-12 MASH之輸出頻譜 ... 43

圖 4-1 D類放大器輸出級 (a)半橋式 (b)全橋式 ... 45

圖 4-2 運算放大器直流增益對系統之影響 ... 48

圖 4-3 三階三角積分調變器行為模擬 ... 50

圖 4-4 三角積分調變器之行為模擬結果 (a)輸出頻譜 (b)輸入動態範圍 51 圖 4-5 三階三角積分器系統架構 ... 52

圖 4-6 全差動運算放大器 ... 53

圖 4-7 前模擬運算放大器之頻率響應 (TT Corner) ... 54

圖 4-8 後模擬運算放大器之頻率響應 (TT Corner) ... 55

圖 4-9 交換式電容取樣 ... 56

圖 4-10 時脈電荷注入對三角積分調變器之影響 ... 57

圖 4-11 積分器開回路頻率響應 ... 57

圖 4-12 時脈產生器 ... 58

圖 4-13 一位元量化器 ... 60

圖 4-14 被動切換電容式加法器 ... 60

圖 4-15 三角積分調變器時域模擬結果 ... 62

圖 4-16 調變器各製程角落之輸出頻譜圖 ... 62

圖 4-17 調變器內部各級積分器輸出波型 ... 63

圖 4-18 各製程角落之動態範圍的前模擬結果 ... 64

圖 4-19 各製程角落之動態範圍的後模擬結果 ... 65

圖 4-20 驅動控制電路及功率放大電路 ... 68

圖 4-21 驅動電路模擬結果 ... 69

圖 4-22 全橋式低通濾波器 ... 70

圖 4-23 全橋低通濾波器之頻率響應 ... 70

圖 4-24 放大器各製程角落的前模擬結果 ... 71

圖 4-25 開迴路放大器各製程角落輸出頻譜圖 ... 72

圖 4-26 前模擬之放大器輸出功率對THD+N之對應圖 ... 74

圖 4-27 前模擬之放大器不同頻率輸出對THD+N之對應圖 ... 75

圖 4-28 前模擬之放大器輸出功率對功率效能圖 ... 75

圖 4-29 後模擬之放大器輸出功率對THD+N之對應圖 ... 76

圖 4-30 後模擬之放大器不同頻率輸出對THD+N之對應圖 ... 77

圖 4-31 後模擬之放大器輸出功率對功率效能圖 ... 77

圖 4-32 D類放大器電路布局 ... 80

圖 4-33 閉迴路D類放大器系統方塊圖 ... 80

圖 4-34 閉迴路放大器各製程角落輸出頻譜圖 ... 81

圖 4-35 閉迴路放大器輸出功率對THD+N之對應圖 ... 82

圖 4-36 閉迴路放大器不同頻率輸出對THD+N之對應圖 ... 83

表目錄

表 2-1 單級與多級架構之比較 ... 26

表 2-2 離散時間積分器與連續時間積分器之比較 ... 30

表 3-1 數位三角積分調變器規格表 ... 37

表 3-2 MASH 1-1-1 模擬結果 ... 43

表 4-1 三角積分調變與脈衝寬度調變之比較 ... 44

表 4-2 半橋式與全橋式輸出級比較表 ... 45

表 4-3 三角積分調變器之規格表 ... 49

表 4-4 考慮製程變異之運算放大器的前模擬結果 ... 54

表 4-5 考慮製程變異之運算放大器的後模擬結果 ... 55

表 4-6 各製程角落之調變器的前模擬結果 ... 64

表 4-7 各製程角落之調變器的後模擬結果 ... 65

表 4-8 坊間D類音頻放大器規格 ... 66

表 4-9 使用三角積分調變之D類放大器期刊論文規格比較 ... 66

表 4-10 設計之D類放大器規格表 ... 67

表 4-11 低通濾波器之各被動元件參數 ... 70

表 4-12 開迴路放大器於 0.1 W輸出時總諧波失真之前模擬結果 ... 73

表 4-13 開迴路放大器於 0.1 W輸出時總諧波失真之後模擬結果 ... 73

表 4-14 前模擬之放大器結果表 ... 76

表 4-15 前模擬之放大器結果表 ... 78

表 4-16 放大器比較表 ... 79

表 4-17 閉迴路放大器於 0.1 W輸出時總諧波失真之模擬結果 ... 82

表 4-18 閉迴路放大器結果表 ... 83

第一章 緒論

1-1 研究動機

在開迴路的取樣系統中，如要達到較好的取樣效果，一般我們會選擇較多取 樣位準的取樣器(High-level Quantizer)以降低取樣誤差，但這同時也會提高電路設 計的困難度。而三角積分調變(Delta-Sigma Modulation)技術，是利用負回授的閉迴 路特性，來達到降低取樣誤差的效果，因此可以在較低取樣位準的狀況下達到不 錯 的效 能。 近年 來 在 類 比 數位轉 換、 數 位 類比 轉換、 頻率合 成 器(Frequency Synthesizer)甚至是切換式功率放大器(Switching Mode Power Amplifier)的應用領域 內都可以看到三角積分調變的蹤跡。

採用非整數除頻器之頻率合成器被大量應用在通信系統中，它可以將通道頻 率間距切成參考頻率的小數倍，如此可以大幅提高參考頻率，同時可選取較高迴 路頻寬，提升鎖定速度，因此利用三角積分調變器在時域上的特性設計了一個多 級數位三角積分調變器，可用以切換多除數除頻器，達到等效除小數的效果。

隨著手持裝置的蓬勃發展，轉換效率以及裝置續航力的重要性日益增加，D 類音頻功率放大器也大量的被應用在影音相關產品上，其最大的好處在於理想狀 況下的功率轉換效率可達 100%，因此能在有限的電池容量下達到較高的使用時間。

D 類功率放大器是一種非線性的切換式放大器，主要是將輸入訊號經過適當的調 變器轉換成高低電壓的調變訊號，再去切換功率電晶體，並透過適當的解調機制 (Demodulation)還原訊號以達到功率放大的目的。D 類放大器的調變器常用的分為 脈衝寬度調變(Pulse-Width Modulation)以及三角積分調變兩種，其中脈衝寬度調變 已 經 被 廣 泛 的 使 用 ， 然 而 其 在 脈 衝 寬 度 調 變 過 程 中 會 產 生 額 外 的 諧 波 失 真 (Harmonic Distortion)以及過度集中的頻譜密度造成的電磁干擾(EMI)等缺點，使得

我們的系統設計必須要額外加入電磁干擾的考量，除了 EMI 濾波器之外，常用的 方式還有展頻，但此舉會增加背景雜訊，導致較差的訊噪比[1]。因此，設計一個 能避免過度集中的電磁干擾的並擁有較佳訊噪比之 D 類放大器，是本篇論文的研 究動機與主要方向。

本論文主要貢獻在修正了 CIDIDF 的架構，藉由拿掉輸入訊號前饋至量化器的 路徑，經過系統模擬可減少調變器發散的可能性，並且同時維持足夠的量化誤差 整型特性，使得三階三角積分調變器容易穩定，並且不失其調變器特性。

1-2 論文架構

本論文第一章主要介紹 D 類放大器使用三角積分調變之原因及好處，第二章 從量化器誤差開始，詳述三角積分調變器的理論基礎、系統架構以及效能指標。

第三章將介紹三角積分調變器應用於頻率合成器的設計，包含非整數除頻器原理 以及詳細電路架構及模擬結果。第四章主題為設計應用於 D 類音頻放大器的三階 三角積分調變器，包含系統模擬、電路設計以及模擬結果等。第五章為結論。

第二章 三角積分調變器(Delta Sigma Modulator)之原理

2-1 引言

三角積分調變器是一個負回授閉迴路的系統，其特色在於利用超取樣原理 (Over-Sampling Theory)以及雜訊整型(Noise-Shaping)的技術達成在較少的輸出位 元的狀況下，仍舊保有一定的訊號雜訊比(SNR)，本章將針對調變器的原理以及實 現方式做介紹。

在分析三角積分調變器的數學模型時，大多數都是表示成離散的 Z 函式 (Z-Domain)來表示，這是因為調變器內通常都有一個取樣及量化的過程，一般很難 表示成連續函數的型式。所以我們通常使用跟取樣系統常用的離散方程式來推導 調變器之模型及轉移函數。

2-1-1 三角積分調變器之原理及特性

一個基本的三角積分調變器(Delta-Sigma Modulator)如圖 2-1 所示，包含了一 個積分器、一個較粗糙的類比數位轉換器、類比數位轉換器以及一個從輸出端拉 回輸入端的負回授組態。其名稱中的 Delta 代表前一個輸出的值與現在輸入的差異 值；Sigma 代表後級積分器的累加動作。

Integrator Coarse ADC

Local DAC

Vin Vout

圖 2-1 基本的三角積分調變器

一般來說，在調變器的內部中所使用的類比數位轉換器通常都使用較低階的 量化器來實現，大幅降低量化器的設計難度。倘若我們使用積分器以及一位元的 量化器，那麼內部的數位類比轉換器將可簡化成一個連接兩個直流電壓的開關，

如圖 2-2 所示。然而一位元的輸出必定伴隨著極大的誤差成分，所以我們必須要將 量化的速度提高至超越奈奎斯特取樣頻率(Nyquist Rate)的數十倍甚至數百倍，以降 低量化的誤差。並且利用適當的負回授參數將量化雜訊往訊號頻段外面推移，達 成量化誤差的整形效果(Quantization Noise Shaping)。

Vin

∫

0/1

Vout

1-bit DAC

V+ V-

圖 2-2 一位元輸出之三角積分調變器

基本的一位元三角積分調變器，利用了超取樣以及雜訊整型的技術後，調變 的結果將是比原本訊號頻率高出極多的串流位元(Bit-Stream)訊號，若是用時域的 角度來看，這些段落可以視作為輸入訊號的平均。若用頻域的角度來分析，我們 可以從頻譜中看到輸入訊號的成分以及一個高通的雜訊成分，此高通雜訊就是雜 訊整形的效果，如圖 2-3 所示。

Signal Tone

Noise Shaped by the Modulator

Normalized Frequency O u

t pu t S p e c t ru ( d B )

0.3 0.03

0.003

圖 2-3 三角積分調變器之輸出頻譜

2-1-2 三角積分調變器之應用

三角積分調變器依照電路的實現方式可分為類比以及數位兩種，其基本組態 如同前一節圖 2-2 所繪。其中類比應用通常使用連續或者離散的積分器、量化器及 回授的數位類比轉換器來實現；而數位應用通常使用累加器(Accumulator)、位元擷 取器(Truncator)以及回授訊號位元擴充(Bit-Extension)來實現[2]。類比實現方式可 應用在類比數位轉換器、切換式直流-直流轉換器(DC-DC Converter)、類比輸入切 換式功率放大器等處；數位實現方式可應用在數位類比轉換器、非整數除頻器 (Fractional-N Divider)、數位輸入切換式功率放大器等處。以下將對其應用作基本 的介紹。

類比數位轉換器

使用三角積分調變之類比數位轉換器的基本組態[3]，如圖 2-4 所示，類比訊 號輸入後經過調變器，轉換成串流位元，再經由數位濾波器，將此高速訊號加以 平均，同時濾除多餘的高頻雜訊，提升解析度。

Analog Input Delta Sigma Modulator

Digital Low-Pass

Filter

Decimation Filter 1-Bit Stream Multi-Bit

Stream

Output Data

圖 2-4 三角積分調變之類比數位轉換器

切換式直流-直流轉換器

切換式直流-直流轉換器[4]相對於傳統的直流轉換器來說，是一種效率較高的 電路，可以分為降壓(Buck)以及升壓(Boost)兩個組態。一個升壓組態可分為充電及 放電兩個操作，如圖 2-5(a)(b)所示。

VIN VOUT

VOUT

VIN

L V dt di= _L i

t

L V dt di=− _L

i

t

(a) (b)

圖 2-5 DC-DC Converter (a) 充電組態 (b) 放電組態

充電時，一個接地的開關短路，使得電感跨壓開始增加；放電時，接地的開關開 路，使電感跨壓開始減少。其跨壓V_L可表示成

dt L di V_L = ×

(2.1) 若從穩態的狀況來考量，在一個充放電週期中電感的平均跨壓應該要為零，這代

表平均電流亦為零，若定義開關短路的時間為tON，開關開路的時間為tOFF，那麼 我們可以對這個電路寫出以下的方程式

V^IN×t^ON =V^L×t^OFF

(2.2) ^{VOUT =VIN +VL} (2.3) 結合(2.2)式、(2.3)式可得

(

)

IN

OUT V t t

V = × 1+ / (2.4) 定義工作週期(Duty-Cycle) D=t_ON/(t_ON +t_OFF)，則方程式可整理成

V_OUT =V_IN/

(

)

達到調變工作週期的效果。

D 類功率放大器

D 類切換式功率放大器[5][6][7][8]，基本構造如圖 2-6 所示，其優點就是功率 轉換效率極高，輸入訊號在經過適當的調變器後，將輸入訊號轉換成寬度不同的 脈衝，經由驅動電路驅動後級的功率電晶體將功率放大，再經由濾波器將原來的 訊號還原。功率電晶體的放大是由一個完全切換的訊號來控制，故名為切換式的 功率放大器，由於功率電晶體的切換訊號都是全幅(Full-Swing)，因此對於一個理 想的電晶體來說，其轉換效率是可以達到百分之百的，然而實際應用上必須考量 功率電晶體的內部阻抗所造成的壓降以及在切換時的漏電流等效應，但基本上轉 換效率依然超過 80%，對於目前手持裝置的產品來說，仍然是個非常有價值的應 用。

Input

Delta Sigma Modulator

Gate

Driver Power Stage Low-Pass

Filter

Output

圖 2-6 D 類放大器

數位類比轉換器

使用三角積分調變之數位類比轉換器[9][10]如圖 2-7 所示，一個 M-bit 的數位 訊號輸入至調變器中，經由一個低通的累加器以及位元擷取器，調變成更高速，

但輸出為一個位元的訊號，再經由適當的低通濾波器轉換成類比訊號。

1-Bit Truncator Low-Pass

Filter Digital Input

Bit Extension M

M 1

Low-Pass Filter

Analog Output

Noise-Shaped Loop (Delta Sigma Modulator)

MSB

圖 2-7 使用三角積分調變之數位類比轉換器

非整數除頻器

除小數除頻器的主要構造是利用可切換除數的整數除頻器及其切換除數的控 制電路，達到等效的除小數效果。舉例來說，一個多除數除頻器，其可切換除數 為 4 及 5，除 4 後的波形週期將是原本輸入週期的 4 倍，同理除 5 後的波形週期為 原輸入週期的 5 倍。倘若我們可以在一段時間交互切換除 4 及除 5 的次數，並讓 除 4 除 5 的情況控制在各為 50%的比例，那麼在輸出端我們可以觀察到，等效的 兩個輸出週期將是輸入週期的九倍，也就是說等效除數為 4.5 的非整數值。其示意 圖如圖 2-8 所示。我們依然可以利用三角積分調變器在時域的特性，使用在此除頻

器的控制訊號上，使得整體除頻器的平均除數落在我們要的範圍內。

2 2 3 2

/4 /5

Divider Input

Divider Output

圖 2-8 非整數除頻器

2-2 取樣及量化(Sampling and Quantization)

由前幾個小節我們得知一個類比三角積分調變器中，必定存在一個類比數位 轉換器，其類比取樣的程序是使用量化器來完成的，可見量化對於數位的調變來 說是個不可缺少的步驟。所謂的量化便是依照需求將輸入的連續訊號轉換成最近 似的位準，並且維持這個位準直到下一個量化的觸發訊號來時，再次執行量化的 動作。以下各小節將針對量化的準則以及量化產生的誤差做介紹。

2-2-1 奈奎斯特取樣原理(Nyquist Sampling Theory)

要將訊號數位化，必須經過取樣及量化兩個步驟，先將輸入訊號依照一定取 樣頻率擷取出來，再量化為數位的位準。對於低頻的輸入訊號而言，為了不讓輸 入訊號產生所謂的圖形失真(Aliasing)，取樣的頻率必須要大於輸入訊號頻寬的兩 倍，此取樣頻率稱為奈奎斯特取樣率(Nyquist-Rate)，此即為廣為人知的奈奎斯特 取樣原理。我們可以將一個理想取樣的步驟化成如圖 2-9 的數學模型[11]。在時域 方面，將輸入訊號 x(t)與一個間隔 Ts 的單位脈衝 p(t)相乘，得出一個分段連續的取 樣值。在頻域上，將輸入訊號與取樣訊號作摺積(Convolution)，可得出輸出頻譜

'( )

X f 。輸出頻譜除了我們的訊號外，還包含了許多連續的映像(Image)，若要還 原訊號，我們必須要選擇適當的濾波器將多餘的映像濾除。

t

t t

-fb fb

-2fs -fs 0 fs 2fs

-2fs -fs 0 fs 2fs

f f f

Ts

1/Ts

Time Domain Frequency Domain

( )

x t X f( )

( ) ( )

n

n

p t ^=∞δ t nTs

=−∞

=∑ − ^{( ) 1 n ( )}

sn

P f f nTs

T ^=∞δ

=−∞

= ∑ −

'( ) ( ) ( )

x t =x t ⋅p t 1

'( ) ( )

n

s sn

X f X f nf

T

=∞

=−∞

= ∑ −

( ) x t

( ) p t

'( ) ( ) ( ) x t =x t ⋅p t

圖 2-9 理想的取樣系統模型

從上段論述可以發現，若我們的取樣頻率低於兩倍的輸入頻率，那麼我們在 輸出頻譜上的訊號將會與其他映像重疊，此映像將會直接摺疊回訊號頻段，造成 失真，導致我們無法透過濾波將原始訊號還原，此即所謂的圖形失真現象[12]，如 圖 2-10 所示。

Signal band First image

f

0 fs

'( ) X f

圖 2-10 圖形失真

儘管我們確定取樣頻率高於奈氏取樣率，倘若我們的輸入訊號包含了其他高頻訊 號的雜訊，仍無法避免高頻訊號摺疊進入訊號頻率的失真現象，如圖 2-11。故我 們在設計低頻三角積分調變器時，其輸入訊號必須加上一個反圖形失真的濾波器 (Anti-Aliasing Filter)以避免過多高頻訊號摺積造成的失真。

0 f

0 f

f1

∆

f

f1

∆

f2

∆

f2

∆

0 fs 2fs

fs 2fs

) ( ' f X

) ( f X

) ( f P

圖 2-11 高頻雜訊摺疊回訊號頻率的圖形失真

2-2-2 量化雜訊及模型

一個均勻的量化器(Uniform Quantizer)可分為一致平低(Midtread)與一致高起 (Midrise)兩種組態。不論何種組態，皆存在量化誤差，定義其量化範圍的百分比為 2、最小量化間距為Δ(Quantization Step Size)、量化的位準數為2 ，則Δ可表示為 ^B

1 2

2

= −

∆ _B

(2.6) 舉例來說，若一個 3-bit 的量化器，其最大允許輸入範圍為 2，則最小量化間距為

2 /(23− =1) 2 / 8，其量化器會將最接近輸入訊號的位準視作量化後的輸出，這代表

最大的量化誤差亦不會超過 0.5Δ。若定義量化誤差為e=q_out −x_in，量化結果與量 化誤差可表示如圖 2-12。

xin xmin x1 x2 x3

x4 x5 x6 xmax

qout q7

q6

q5

q4

q3

q2

q1

q6

q5

q4

q3

q2

q1

xmin x1 x2 x3

x4 x5 xmax

qout

Δ Δ

Δ

Δ

Δ/2

-Δ/2

Δ/2

-Δ/2

xin

in

out x

q

e= −

in

out x

q

e= −

(a) (b) 圖 2-12 量化與量化誤差 (a) Midtread (b) Midrise

對於量化器而言，輸入訊號必須在一個範圍內，才能正確比對出量化結果，

這個範圍我們稱之為動態範圍(Dynamic Range)。對一個輸入訊號與最小量化間距 的比值極大的量化器來說，其量化誤差 e 是一個可以在各個頻率中視作平均分布 的狀態[13]，其平均值為零，那麼我們可以將量化誤差的能量

σ

/ 2 / 2 2

2 2 2 2

/ 2 / 2

{ } ( ) 1

e E e e f e dee e de 12

σ ^{∆ ∆}

−∆ −∆

= = = = ∆

∫

∫

，其基本假設量化誤差與輸入訊號無直接關聯，並且在整個量化頻率內[-fs/2,fs/2]

皆視為白雜訊(White Noise)，如圖 2-13 所示。

fs/2 -fs/2

Quantization Noise Signal

Frequency Signal Band

PSD

圖 2-13 量化雜訊在頻譜上的白雜訊分布

量化雜訊同時也影響了訊號的品質，一般定義 SQNR(Signal-to-Quantization Noise Ratio)為指標，其定義為

Signal Power

SQNR=Quantization Noise Power (2.8) SQNR越高代表訊號的品質越好，一般以分貝(dB)為單位來表示。我們可以把量化 雜訊的能量頻譜密度(Power Spectral Density) Se(f)表示成：

2

( ) 12

e

s

S f

f

= ∆ (2.9)

，其中fs為取樣頻率。對於一個輸入振幅為A的弦波訊號來說，其能量為A²/2。使 用B-bit的量化器後，其振幅與最小量化間距Δ的關係可表示為

2A=(2^B − ∆1) (2.10) 則依照式(2.8)的定義，此訊號量化後的 SQNR 可表示為

2

2

10 log / 2

/12

SQNR  A 

= ∆  (2.11)

將(2.10)式代入(2.11)式，可得

2 2

3(2 1) 3 2

10 log 10 log 6.02 1.76 ( )

2 2

B B

SQNR=  − ≅  ⋅ = B+ dB

    (2.12)

從以上的推導中可以得出，對一個弦波的輸入訊號來說，每增加一位元的量化器，

可以增加大約 6dB 的 SQNR。

從以上推論可知，在有條件的前提下，量化器的量化雜訊可以假設成一個與 輸入無關的外加線性訊號源，以利於推導系統的響應。也就是說，量化後的訊號，

可以拆解成兩個部分，一個是量化器的輸出值，另一個則為量化誤差。其數學模 型如圖 2-14 所示。以後章節提到的量化雜訊皆以此概念做為模型來敘述以及推導。

此模型是基本適用的[14]。

q_o(n) x(n)

e(n)

x(n) q_o(n)=x(n)+e(n)

圖 2-14 量化雜訊的數學模型

2-2-3 超取樣原理(Over-Sampling Theory)

前一章節中推導了量化雜訊以及 SQNR 之間的關係，倘若我們要提升 SQNR，

必須要儘量減少量化誤差的能量。從式(2.12)中我們可以得知，若想要提升量化的 解析度，我們可以增加量化的位準數，使得最大量化誤差的絕對值減少。然而此 舉將減少量化器的最小量化間距，同時大幅提升電路的設計困難度。若從另一個 角度切入，如式(2.9)中所述，可以藉由提升取樣速度來達到壓抑量化雜訊的效果，

此種概念稱之為超取樣原理。相對於提升量化位準數來說，只要電路的迴路頻寬 足夠，那麼提升取樣頻率的動作將不用對電路作太大幅度的更動，僅需提高取樣 頻率即可。一般定義超取樣率 OSR(Oversampling-Rate)為

Rate Nyquist

f f

OSR f ^s

B

s =

= 2 (2.13) 其中，f_s為取樣頻率，f_B為輸入訊號的頻寬。超取樣的效果如圖 2-15 所示

Nyquist Rate Quantization Noise Signal

Frequency PSD

Oversampling Quantization Noise

fNyquist_rate /2 fs /2

圖 2-15 超取樣後的量化雜訊分布

超取樣的好處除了降低量化雜訊之外，同時還讓主訊號的映像間距變大，讓濾除 映像的濾波器更好設計[15]。對於振幅為 A 的弦波，B-Bit 的量化器而言，超取樣 後的 SQNR 可表示為

2

10 log 2 6.02 1.76 10 log( ) ( /12) /

oversampling

SQNR A B OSR

= OSR ≅ + +

∆ (2.14)

從上式可推導出每提升兩倍的超取樣率可以對 SQNR 帶來 3dB 的增加。

2-3 雜訊整形(Noise-Shaping)

儘管我們可以利用增加量化器的位準或者提高取樣頻率來達成降低量化雜訊 的效果，但卻不能無限制的提高，倘若可以讓輸入訊號通過調變器是全通的函數，

而量化雜訊通過調變器是高通的函數，那麼我們可以在訊號頻段內更有效的抑制 雜訊成分，其示意如圖 2-16 所示。

fNyquist_rate /2 Nyquist Rate Quantization Noise Signal

Frequency PSD

fs /2 Oversampling Quantization Noise Oversampling and

Noise Shaping

圖 2-16 頻譜上的雜訊整形效果

雜訊整形的觀念是可以被實現的，利用前述的量化雜訊的數學模型以及適當的負 回授參數，可以達到將雜訊推移到高頻的效果，同時又不影響訊號的完整性。三 角積分調變便是結合超取樣與雜訊整型概念的調變器。

2-3-1 雜訊整形之原理

使用前小節的線性量化雜訊模型來表示一個包含負回授的取樣系統，如圖 2-17 所示。

L(z)

E(z)

X(z) Y(z)

圖 2-17 雜訊整形的負回授系統

其中，X(z)、Y(z)、E(z)、L(z)分別為輸入訊號、輸出訊號、量化白雜訊源及開迴路 轉移函數。若定義輸入訊號轉移函數(Signal Transfer Function)為 STF、雜訊轉移函 數(Noise Transfer Function)為 NTF，則可推導出

( ) ( ) ( ) ( ) 1 ( )

Y z L z

STF z

X z L z

≡ =

+ (2.15) ( ) 1

( ) ( ) 1 ( ) NTF z Y z

E z L z

≡ =

+ (2.16)

( ) ( ) ( ) ( ) ( )

( ) 1

( ) ( )

1 ( ) 1 ( )

Y z STF z X z NTF z E z

L z X z E z

L z L z

≡ ⋅ + ⋅

= +

+ +

(2.17)

若依照 2-3 節所敘述，我們希望訊號保持全通函式，則令

( ) 1

STF z =z⁻ (2.18) 將(2.18)式代入(2.15)式，可得 L(z)為

1

( ) 1

1 L z z

z

−

= −

− (2.19) 此時，將(2.19)式代入(2.16)式，可得 NTF(z)為

( ) 1 1

NTF z = −z⁻ (2.20) 由(2.20)式中可以觀察出，其 NTF 乃是一個高通的微分轉移函數，在低頻成分的白 雜訊被壓抑，本來的白雜訊將被整形成高通的函數。對低頻的輸入訊號而言，減 少了訊號頻段內的量化雜訊，意味著其 SQNR 也將提升，提高調變器的效能。

2-3-2 低通一階三角積分調變

從式(2.20)可得，三角積分調變器的雜訊轉移函數是一個簡單的微分函式。此 轉移函數的階數就等於三角積分調變之階數，階數越高代表在低頻的量化雜訊被 壓抑的越低，但高頻的量化雜訊也將大量增加。基本的一階三角積分調變器如圖 2-18 所示。

X(z)

1-z^-1

z^-1 Y(z)

圖 2-18 一階三角積分調變器

其中，其 NTF 與(2.20)式相同，首先把離散轉移函數轉換成頻域，並對 NTF 取絕 對值平方以便分析其訊號頻率中的雜訊能量。將z =e^j2πf/fs代入式(2.20)，可得

2 2

2 / 2 /

( ^{j f fs}) 1 ^{j f fs} NTF e ^π = −e^{− π}

1 cos(2π f / f_s) jsin(2πf / f_s)2

= − +

2 2

[(1 cos(2π f / f_s)) (sin(2πf / f_s)]

= − +

2 2

2[1 cos(2π f / f_s)] 2[1 cos (πf / f_s) sin (π f / f_s)]

= − = − +

2 2

2[1 cos(2π f / f_s)] 2[1 cos (πf / f_s) sin (π f / f_s)]

= − = − +

[2 sin(π f / f_s)]2

= (2.21) 由式(2.21)中我們可以得出，量化雜訊在 f_s/ 2處有最大值。量化雜訊在訊號頻段內

的能量

σ

2 2

2 , _

0

( ) ( ) 2 ( ) ( )

B B

B

f f

e in band e e

f

S f NTF f df S f NTF f df σ

−

=

∫

∫

令 f_s =1，則 f_B =1/(2⋅OSR)；且f_s>>f_B，則 NTF f( )²可近似為(2πf)²，並將式(2.9) 代入，可將式(2.22)改寫為

1/ 2 2

2 2

, _

0

2 (2 )

12

OSR

e in band f df

σ =

∫

若最大量化訊號為 A，量化器為 1-bit，則∆=2A，代入(2-23)可得

2 2 1/ 2 2 2

2 2

, _ 3

0

8

3 9( )

OSR e in band

A A

f df OSR

π π

σ =

∫

假設調變器輸入訊號為最大振幅M的正弦波，由於STF僅為一個延遲，經過調變器 後其能量不改變，因此頻段內之輸入訊號能量σ²_in為M²/2，則訊號頻段內的SQNR 可表示為

2 2 3

_ 2 2 2

, _

9 2

in in band

e in band

M OSR

SQNR A

σ

σ π

= = ⋅ (2.25)

因此，在相同的輸入訊號的狀況下，每增加一倍的超取樣率可以等效增加 9dB 的

SQNR，亦即增加了大約 1.5 個位元的等效位元數 ENOB(Effective Number ofBits)。

2-3-3 低通二階三角積分調變

一個標準的二階三角積分調變器，如圖 2-19 所示，其回授路徑有兩個，其負 回授係數C₀、C₁用以抵銷轉移函數中不需要的係數，以達到輸入訊號轉移函數為 全通的效果。

X(z)

1-z^-1

z^-1 Y(z)

1-z^-1 z^-1

C0 C1

N(z)

圖 2-19 二階三角積分調變器

推導圖 2-19 之 STF、NTF 分為別

2

1 2

1 1 0

( ) 1 ( 2) (1 ) STF z z

c z c c z

−

− −

= + − + − + (2.26)

1 2

1 2

1 1 0

(1 )

( ) 1 ( 2) (1 ) NTF z z

c z c c z

−

− −

= −

+ − + − + (2.27) 若要滿足訊號轉移函數為全通，令STF z( )=z⁻²，則可得出c₀=1；c₁=2，NTF(z)為

( ) (1 1 2)

NTF z = −z⁻ (2.28) 此時，其量化雜訊的平方值可表示為

2 4

2 / 2 / 4

( ^{j f fs}) 1 ^{j f fs} (2 sin( / _s)) NTF e ^π = −e^{− π} = π f f

(2.29) 由式(2.29)中我們亦可得出，量化雜訊在 f_s / 2處有最大值。依照式(2.22)並依 2-3-2 節的簡化計算量化雜訊在訊號頻段內的能量

σ

1/ 2 2

2 2 4

, _

0 0

2 ( ) ( ) 2 (2 )

12

fB OSR

e in band Se f NTF f df f df

σ =

∫

∫

若最大量化訊號為 A，量化器為 1-bit，則∆=2A，代入(2.30)可得

5 2 4 1/ 2 2 4

2 4

, _ 3

0

2

15 15( )

OSR e in band

A A

f df OSR

π π

σ =

∫

假設調變器輸入訊號為最大振幅 M 的正弦波，則訊號頻段內的 SQNR 可表示為

2 2 5

_ 2 2 4

, _

15 2

in in band

e in band

M OSR

SQNR A

σ

σ π

= = ⋅ (2.32)

從以上推導可以得知，在相同的輸入訊號的狀況下，每增加一倍的超取樣率可以 等效增加 15dB 的 SQNR，亦即增加了大約 2.5 個位元的等效位元數。

2-3-4 低通高階三角積分調變

對於一個高於二階的 N 階三角積分調變來說，最簡單的訊號轉移函數可表示 為延遲 N 個單位時間，即STF z( )=z^−N；雜訊轉移函數可表示為基本高通函數的 N 次方，即NTF z( )= −(1 z⁻¹)^N，依照前兩小節的假設我們可推得其訊號頻段內的量 化雜訊能量為

1/ 2 2

2 2 2

, _

0 0

2 ( ) ( ) 2 (2 )

12

fB OSR

N

e in band Se f NTF f df f df

σ =

∫

∫

若最大量化訊號振幅為 A，量化器為 1-bit，則∆=2A，代入(2-33)可得

2 2 1/ 2 2 2

2 2

, _ 2 1

0

4 (2 )

6 3(2 1)

N OSR N

N

e in band N

A A

f df

N OSR

π π

σ = ^⋅ ₊

∫

假設調變器輸入訊號為最大振幅 M 的正弦波，則訊號頻段內的 SQNR 可表示為

2 2 2 1

_ 2 2 2

, _

3(2 1) 2

N in

in band N

e in band

M N OSR

SQNR A

σ

σ π

+ ⋅ +

= = (2.35)

從以上推導可以得知，在相同的輸入訊號其訊號頻寬的狀況下，每增加一倍的超 取樣率可以等效增加 3(2N+1)dB 的 SQNR，亦即增加了大約(N+0.5)個位元的等效 位元數。

對於三角積分調變器來說，內部必定有積分函數，故系統是否能夠穩定，最 先考量是輸入訊號不能過大，以免負回授後的第一個積分器永遠都在累加一個同 號的值，終將使積分器輸出產生飽和的現象，再者後級的每個積分器輸出也不能 飽和。另外，調變器採用負回授組態，因此對於二階以上的調變器，必須要考量 穩定度的問題，雖然可以使用根軌跡的分析方式去確認初始的穩定狀態[17]。然而 三角積分調變器並不是一個線性系統，其穩定狀態除了與輸入訊號有關之外，還 與前一個狀態有關。因此目前對於高階的調變器還沒有保證在任何輸入狀態下皆 可穩定的理論。然而，對於系統的穩定度有一個保守的準則可供參考，可盡量避 免不穩定的發生。Lee’s 準則[18]中提到，對於 1-bit 量化器的調變器而言，穩定的 可能條件為

( ^j )max 2

NTF e^ω < (2.36)

其中，NTF e( ^jω)max代表雜訊轉移函數在各種不同頻率的最大值，其上限值並非固 定，在二階某些狀況下甚至可以達到 4，但隨著階數提高需要向下修正，在七階系 統甚至需要下修到 1.4。然而在實務上，高階的調變器依舊需要透過大量不同狀況 以及長時間的時域模擬，方能確保系統穩定不致於發散。發散的狀態可經由輸出 串流位元觀察出來，正常的調變輸出應該是快速的 1 或 0 的切換跳動，若輸出訊 號經過一段時間不改變，意味著最後一級積分器發生持續飽和的現象，導致輸出 無法正確跳動，其示意如圖 2-20 所示。

Unstable

Input Signal

Output Sequency

Stable

圖 2-20 三角積分調變器之不穩定狀態

2-3-5 帶通三角積分調變

帶通(Band Pass)三角積分調變的輸入訊號是一個有頻寬，且不限定在低頻的訊 號，倘若我們能夠將訊號轉移函數設定為全通，同時將雜訊轉移函數的零點置於 訊號頻段內，那麼雜訊在訊號頻段內的能量將因為被整型而大幅減少，等效提升 了訊噪比，一般可應用在較高速的類比數位轉換器上。其示意如圖 2-21。

Signal Tone

Noise Shaped by the Modulator

Normalized Frequency

0.5 0.25

O u t pu t S p e c t ru ( d B )

圖 2-21 帶通三角積分調變器之輸出頻譜

帶通三角積分調變主要是應用在射頻的通訊電路上，第一次的應用是在GSM通訊 系統的收發器上[19]。基本上帶通調變與低通調變在雜訊以及穩定度的特性相同，

其數學模型只要將雜訊轉移函數中的z取代為-z²即可，以二階系統的式(2.28)為例，

可得帶通雜訊轉移函數為

2

( ) ( ) | (1 2 2)

BP LP z z

NTF z NTF z − z−

= →− = + (2.37) 其零點位於±jπ/ 2，則其零點可轉換為

j2

z e

e

ω ^± π

= =

2 / _s / 2

T f f

ω = π =π (2.39) 比對式(2.38)及式(2.39)可得

s/ 4

f = ±f (2.40) 從上式可以得出，依照前述方法去轉換出來的帶通雜訊轉移函數之零點落在 1/4 取 樣頻率上。由於輸入訊號並不會調變，因此只要選擇取樣頻率為四倍的輸入訊號 頻率，就可以讓雜訊轉移函數的零點落在訊號頻段內，將雜訊推移至頻段之外。

2-4 高階三角積分調變器之架構

高階三角積分調變器依照迴路架構可分為單級迴路及多級迴路兩種，在上述 兩種迴路架構下，類比積分器的型式又可以細分為離散時間架構以及連續時間兩 種架構，以下小節將針對分類做介紹與優缺點比較。

2-4-1 單級迴路架構(Single-Stage)

單級迴路架構型態為將每一級積分器的輸出串連起來，並透過適當回授達到 雜訊整形目的，依照不同的輸入及回授路徑，可將單級迴路架構分為以下幾個架 構[20]：

1.CIDF：

C

I

D

F

此架構基本組態如圖 2-22 所示，其輸入僅由第一級積分器端灌入，量化後訊 號回授至每個積分器的輸入端。每個積分器皆為延遲積分器[(z^-1/1-z^-1)]。此為最基 本的調變器架構，其NTF的零點固定在 1，即DC的位置，STF的型態亦固定為z^-N， 不能透過選擇積分器形式及調整回路參數來改變。

I¹ I² I³

- - -

a1 a2 a3

c¹ c² c³

X Y

圖 2-22 三階 CIDF 架構

2.CIDIDF：

C

I

D

I

D

F

使訊號頻段內的零點分開。此外，STF的型態可被調整，如設定STF=1，代表訊號 經過調變器的過程中並不會被延遲。

I1 I2 I3

X

c1 c2 c3 Y

b1 b2 b3 b4

a2 a3

a1

g1

- - - -

圖 2-23 三階 CIDIDF 架構

3.CIDIFF：

C

I

D

I

F

F

此架構基本組態如圖 2-24 所示，其輸入以不同比例灌入各級積分器，量化器 輸出僅回授至第一級積分器的輸入端。其特性與CIDIDF相同，於偶數級選用非延 遲積分器時可利用g1參數調整NTF，STF亦可調整成輸入訊號不會延遲的狀態。

I1 I2 I3

- -

b1 b2 b3 b4

a1

a2

a3

g1

c1 c2

X

Y a1

圖 2-24 三階 CIDIFF 架構

2-4-2 多級迴路架構(Multi-Stage)

多級迴路架構的輸入僅在第一級，第二級的輸入是第一級的量化誤差，在經 過多級的量化誤差串接(Cascaded)後再將每一級輸出作誤差抵銷(Noise-Cancelling) 的運算，最終我們依舊可以推導出一個 N 階的雜訊轉移函數。一般將之命名為 MASH(Multi-Stage-Noise-Shaping)架構，如 MASH 1-1-1 代表三個一階積分迴路串 接，總階數為 3；MASH 2-1 代表第一級是二階積分迴路，第二級為一階積分迴路 的串接組態，總階數為 3。它們的架構如圖 2-25 所示。此架構的最大好處是當每 級積分迴路階數皆小於 2 時，不論後級串接多少級，系統仍能維持穩定。並且此 架構能將量化雜訊更平均的分布在頻譜上[21]，使量化雜訊模型更為準確。然而此 架構因為包含類比積分迴路及數位抵銷電路，故類比及數位輸出之間的時序需要 完美的吻合，否則將會引起雜訊轉移函數的偏移，造成訊號頻寬內的雜訊來源。

單級與多級迴路的優缺比較如表 2-1 所示。

Noise Cancelling Block (a)

-

-

X 1 Y1

1-z^-1

z^-1 1-z^-1

-

Y2

z^-1 1-z^-1

z^-1

1-z^-1 1-z^-1

Y

(b) Noise Cancelling Block

-

-

- -

- X(z)

Y(z) Y1

Y2

Y3

E1

E2

E3

z^-1

z^-1

z^-1

z^-1

z^-1

圖 2-25 (a) MASH 1-1-1 (b) MASH 2-1 架構

Type Advantage Disadvantage

Single Stage

 Simple circuit design.

 More flexibility to select NTF.

 Stability issues for high order modulators.

 Input range must be restricted to ensure stability.

Multi Stage

 Inherently stable.

 More random Quantization noise.

 Required matching between analog and digital parts.

 Imperfect matching result in in-band leakage tones.

表 2-1 單級與多級架構之比較