為了突破 SS<60mV/dec 的熱物理限制，使電晶體可以在更小的偏壓下啟動，因 而發展出負電容場效電晶體(NCFET)，相關研究漸漸被發表，然而對於此結構的基 本電性與可靠度影響之研究仍不多。本節論文將探討改變不同鰭寬度(Width)下 N 型 NCFET 之元件基本電性與可靠度的影響，圖 3-1 為 NCFET 結構示意圖。其構造為在 Si 基板上有一層 0.6nm 的 SiO2做為介面層(IL),之後通過 ALD 在 250ºC 下沉積 5nm 的 HZO 薄膜做為鐵電層，在鐵電層上面是元件的金屬閘極層是 TaN，而 50nm 厚 TIN 則 為金屬層。
3.1 不同鰭寬度之元件基本電性實驗
3.1.1 實驗設計
本研究使用的的元件是通道長度(Length)為 40nm，鰭寬度(Fin Width)分別為 20nm、30nm、400nm，鰭高度(Fin Height)為 20nm 並使用 HZrO2薄膜做為鐵電層的 NCFET 元件，圖 3-1 為 NCFET 元件 Gate 端結構示意圖， 圖 3-2 為元件在 Fresh 狀 態時的TEM 圖，圖上標示 5.85nm 地方為鐵電層 HZO，而結晶部分為 Si 基板，並藉 由 keysight B1500A 取得之 ID-VG曲線、ID-VD曲線，以及萃取出之臨界電壓(Vth)、
次臨界擺幅(SS)等參數，分別探討在不同鰭寬度下，對於元件電性有何不同影響。
3.1.2 基本電性分析
圖3-3、圖 3-4、圖 3-5 分別為鰭寬度 20nm 之 ID-VG曲線、ID-VD曲線、GM-VG曲 線，圖3-6、圖 3-7、圖 3-8 分別為鰭寬度 30nm 之 ID-VG曲線、ID-VD曲線、GM-VG曲
15
線，圖 3-9、圖 3-10、圖 3-11 分別為鰭寬度 400nm 之 ID-VG曲線、ID-VD曲線、GM -VG曲線，再來將三者不同鰭寬度放在一起做比較，圖3-12、圖 3-13、圖 3-14 分別為 不同鰭寬度之ID-VG曲線比較圖、ID-VD曲線比較圖、GM-VG曲線比較圖。
我們可以發現鰭寬度越小的元件，其次臨界擺幅(SS)、飽和電流(IDsat)與轉導(GM) 值越小，因為減少鰭片的體積有助於更好的控制元件，因此鰭寬度較小的元件有較 小的閘極控制面積，這會使得驅動能力上升[3]。
3.2 不同鰭寬度之元件可靠度研究
3.2.1 實驗設計
本節我們對鰭寬度 20nm、30nm、400nm 之元件進行熱載子注入(HCI)實驗來探 討可靠度，圖 3-15 為熱載子注入(HCI)之實驗流程圖，在其他參數相同下觀察他們的 退化情形，圖3-16 為元件經過 5000 秒 HCI 施壓後的 TEM 圖，從 TEM 圖中我們觀察 到元件經過 HCI 施壓後，被載子碰撞後形成的電洞影響了介面層，導致介面層與元 件Fresh 狀態下有著變厚的趨勢，顯現出元件經過 HCI 後會影響元件本身的結構。
在 進 行 HCI 可 靠 度 實 驗 時 ， 將 元 件 的 基 極 端(Body)跟 源 極 端(Sourse)接 地 (VB=VS=0)，而閘極端(Gate)與汲極端(Drain)給定偏壓 2.3V 並壓力測試時間共 5000 秒，
中途取數個固定時間點進行元件之電性量測，再做 ID-VG及 ID-VD曲線並萃取出相關 電 性 參 數 ， 比 較 不 同 鰭 寬 度 下 的 元 件 臨 界 電 壓(Vth)、 次 臨 界 擺 幅(SS)、 遲 滯 (Hysteresis)變化量以及次臨界擺幅與遲滯的分布圖，並分析不同鰭寬度經過 HCI 後的 影響。
3.2.2 可靠度研究結果分析
圖3-17、圖 3-18、圖 3-19 分別為鰭寬度 20nm 經過 5000 秒 HCI Stress 之 ID-VG、
16
ID-VD、GM-VG曲線圖，圖 3-20、圖 3-21、圖 3-22 分別為鰭寬度 30nm 經過 5000 秒 HCI Stress 之 ID-VG、ID-VD、GM-VG曲線圖，圖3-23、3-24、3-25 分別為鰭寬度 400nm 經過5000 秒 HCI Stress 之 ID-VG、ID-VD、GM-VG曲線圖。
接著我們把所有鰭寬度放一起做比較圖，圖3-26、3-27、3-28 分別為 ID-VG、ID -VD、GM-VG曲線比較圖，接著我們把元件 Fresh 狀態時和經過 5000 秒 HCI 施壓後的 狀態放在一起做比較，如圖3-29、3-30、3-31，我們可以發現經過 5000 秒 HCI Stress 後，鰭寬度越大之次臨界擺幅(SS)、飽和電流(IDsat)與轉導(GM)值還是大於鰭寬度小 的元件，這跟我們3.1.2 節的結果符合，而且每個元件經過熱載子注入(HCI)施壓後其 電性都有所衰退，但是最大的鰭寬度400nm 元件經過 HCI Stress 後退化不明顯，顯然 較小的鰭寬度具有更大的漏電流降級與臨界電壓變化。再來我們看到圖 32、圖 3-33、圖 3-34 中發現，次臨界擺幅(SS)以及臨界電壓(Vth)在較小的鰭寬度中有較大的變 化量，而較大的鰭寬度之元件雖也有衰退卻不明顯。主要是鰭寬度小的元件之兩側 壁距離小於鰭寬度後之元件，如圖 3-35 為不同鰭寬度兩側壁距離示意圖，因為鰭側 壁的粗糙度影響了 FinFET 整體的性能，這可能會使負電容 FinFET 的電性惡化[6]，
因此經過 HCI 施壓後，鰭寬度較小的元件受到鰭側壁影響的比例較高，對於鰭側壁 缺陷增加更為敏感，因此鰭寬度小的元件衰退量大於鰭寬度大的元件。
但在圖 3-36 中我們發現，鰭寬度小的元件之遲滯經過 HCI Stress 後越來越小，
而鰭寬度大的元件反之，我們發現 HCI 和其他退火機制一樣都會給予元件能量[4]使 得晶格轉換，如圖3-37 元件 fresh 時的晶格，圖 3-38 為元件經過 5000 秒 HCI 施壓後 的晶格，而鰭寬度小的元件之晶格受到橫向電場能量影響的比例較高，導致鰭寬度 小的元件在經過 HCI 後產生晶格轉換擾動了鐵電層而有了負電容效應，使得遲滯變 小，而鰭寬度大的元件則因為能量不足，所以晶格轉換比例較低無法影響鐵電層，
只表現出單純的可靠度衰退，導致遲滯越來越大。
最後我們統整以上數據製成次臨界擺幅(SS)和遲滯(Hysteresis)的分布圖表示在圖 3-39 和圖 3-40，可以發現到，當鰭寬度不斷增加，SS 值也會跟著增加而集中分布，
這跟我們 3.1.2 節的理論一致。而鰭寬度較小的元件，因為受到負電容效應影響，其 SS 值會隨著遲滯變化上下浮動。
17