• 沒有找到結果。

Leveled-LO 次諧波升頻混頻器實作…

第四章 次諧波混頻器設計…

4.6 Leveled-LO 次諧波升頻混頻器實作…

本節的 leveled-LO 次諧波升頻混頻器和上一節電路同樣使用了 WIN 0.15um PHEMT 製程技術,且 RF 也是 40.1GHz,LO 頻率 20GHz,IF 頻率為 100MHz,LO、RF 端的電路架構也都如同上一節,

使用 polyphase filter 和 LC current combiner,以方便作兩者電路的分

析比較,本節不再贅述,電路架構如(圖 4.35)所示:

(圖 4.35) PHEMT leveled-LO 次諧波升頻混頻器電路圖 4.6.1 晶片量測結果

(圖 4.36)為 WIN 0.15um PHEMT leveled-LO 次諧波升頻混頻器 die photo,整體面積同樣為 1.5mm x 1mm。同樣的,LO 和 IF 在量測時 也都需外接 balun 來輸入差動訊號。

(圖 4.36) PHEMT Leveled-LO 次諧波混頻器 die photo(1.5mm x 1mm)

— 量測結果—

LO Power (dBm)

CG

(圖 4.37) Conversion Gain V.S. LO Power

-40 -35 -30 -25 -20 -15 -10 -5

(圖 4.38) Conversion Gain V.S. IF Power

-35 -30 -25 -20 -15 -10 -5 0

IF Input Power (dBm) Pf1

P2f1-f2

LO Power = 9.5 dBm LO Frequency = 20GHz IF Frequency = 0.1GHz

(圖 4.39) OP1dB & OIP3

37 38 39 40 41 42 43

RF Frequency (GHz)_fix IF

CG

(圖 4.40) Conversion Gain V.S. RF Frequency (fix LO)

-5 -4 -3 -2 -1 0 1 2 3

IF Frequency (GHz)_fix LO

CG

(圖 4.41) Conversion Gain V.S. IF Frequency (fix RF)

20 25 30 35 40 45 50

RF Frequency (GHz)_fix IF

CG

(圖 4.42) Conversion Gain V.S. RF Frequency (fix IF)

0.0 0.5 1.0 1.5 2.0 2.5 3.0 -90

-80 -70 -60 -50 -40 -30 -20

IFtoRFIsolation(dB)

IF Frequency (GHz)

IFtoRFisolation

(圖 4.43) IF-to-RF Isolation V.S. IF Frequency

8 10 12 14 16 18 20 22 24 26

-60 -50 -40 -30 -20 -10

Isolation(dB)

LO Frequency (GHz)

LOtoRFisolation 2LOtoRFisolation

(圖 4.44) 2LO-to-RF & LO-to-RF Isolations V.S. LO Frequency

0 10 20 30 40 50

(圖 4.45) RF Return Loss

Process WIN 0.15um PHEMT Vdd/ Idd 5V / 13.3mA Conversion Gain -1dB @ LO:9dBm

OP1dB -22 dBm

OIP3 -6 dBm

RF Bandwidth 39.1~40.8 GHz IF Bandwidth 1 GHz

LO-to-RF Isolation -45 dB @ LO:20GHz 2LO-to-RF Isolation -40 dB @ LO:20GHz IF-to-RF Isolation <-70 dB @ IF:100MHz

RF Return Loss -18 dB @ 40GHz Chip Size 1.5 mm x 1 mm

(表 4.4) WIN 0.15um PHEMT Leveled-LO 次諧波升頻混頻器

4.6.2 結果與討論

本小節與上一節 stacked-LO 電路比較,兩個電路 die size 相同,

且輸出 return loss 都能落在 40GHz 附近,故能公平地比較這兩種電路 架構。Level-LO 次諧波混頻器 LO 打入 9dBm 時,只有約-1dB 的轉 換增益(1dB 轉換損耗),較 stacked-LO 略佳(7dB 轉換損耗@LO:

7dBm),是因 leveled-LO 架構可以操作在較大的直流電流下

(leveled-LO:13.3mA V.S. stacked-LO:6mA),由理論知主動電路頻 率約操作在電晶體 fT的三分之ㄧ左右,故沒有轉換增益可能是因電晶 體在 40.1GHz 處已經接近 1/2 fT (PHEMT fT=85GHz),瀕臨其操作極 限。另外,leveled-LO 的 LO power 需要比 stacked-LO 更大,比較結 果雖不明顯,但大致符合。而隔離度的部份,stacked-LO 架構在 LO-to-RF 和 2LO-to-RF 隔離度分別為-50dB 和-53dB 均優於 leveled-LO 架構的-45dB 和-40dB,均與理論吻合。

第五章

單邊頻帶混頻器

5.1 前言

一直以來,雙平衡(double balanced) Gilbert 混頻器都是主動混頻 器最常用的架構,因為它有比較高的轉換增益,較小的面積,及好的 隔離度,但現今的無線通訊系統中,對直接轉換(direct conversion)和 低中頻(very low-IF)系統,都需要擁有 I(in-phase)及 Q(quadrature-phase) 兩路訊號的複數混頻器,才能避免使用龐大的 IF 濾波器,而單邊頻 帶(single-sideband SSB)升頻混頻器正是這樣的複數混頻器。由於頻寬 有限,低中頻系統的傳送機都必須要有單邊頻帶傳送的混頻器,以減 少頻寬的使用,並壓抑鏡像訊號,以避免干擾真正所要傳送的訊號 (desired signal)。

5.2 單邊頻帶升頻混頻器

以現今的技術,很多複數 Gilbert 混頻器都能在 CMOS 或 SiGe HBT 製程上實現,主要應用在低頻的無線通訊系統,但是矽基板的 寄生效應對高頻電路的影響是非常嚴重的,相反的,GaAs-based 製程 技術能提供精準的薄膜電阻(thin film resistors)和 MIM 電容,且沒有 基板的寄生效應,因此若使用 RC-CR 的多相位濾波器,複數混頻器 所特別需要的非常精準的正交相位產生器就能精準的製作出,本節電 路在 GaAs-based 的 0.15um AlGaAs/InGaAs PHEMT (pseudomorphic high electron mobility transistor)製程技術實現,電晶體有較高的截止

頻率(cut-off frequency-85GHz),較高的崩潰電壓(breakdown

voltage-10V),且是半絕緣(semi-insulating)的基板,非常適合來做高頻 的複數混頻器。在此之前有發表過少數幾篇在 PHEMT 製程上製作 Gilbert 混頻器的論文[1]-[3],而本節用 PHEMT 製程製作的 Ku-band 的 SSB 複數混頻器則是第一個提出來的。

(圖5.1)為雙正交(double quadrature) SSB 升頻混頻器系統方塊

desire LO IF

image LO IF

  

我們由之前的 Die photo 可看到 polyphase filter 的佈局是很難達 到完全對稱的,尤其在本電路的佈局上,90度的走線容易安排,但 180度的走線卻很難佈局對稱,因此我們由數學式來探討180度的相 位不完美是否對邊帶消除(sideband rejection)造成影響。

假設無法提供完美的差動訊號,I channel 輸出1 消除沒有影響,只會降低了輸出訊號的增益,和降低 port-to-port 的 隔離度。

1

(圖5.2) WIN 0.15um PHEMT SSB 升頻混頻器電路圖

方塊圖中的兩個乘法器為雙平衡的 Gilbert 混頻器,由 Gilbert cells(M5~M8和 M9~M12)、IF 輸入級(M13~M16)和電流源(M17、M18) 組成,電流源電晶體的源極電阻是為了自我偏壓(self-bias),因為不 同於一般電晶體的閘-源極正壓操作可用電流鏡偏壓,PHEMT 電晶體 是屬空乏模式操作(depletion mode operation),閘-源極負壓操作必須 使用源極電阻偏壓。

電流模式(current mode)操作的加法器使用4.5.2節所介紹的 LC 電流合成器,由電感 L1、L2和電容 C1所組成,中心頻率設計在 15.18GHz,用來將差動訊號合成為單端訊號輸出,且增加了電壓增 益(x2)[4]。一般而言,高頻的主動的電流鏡作電流合成效果會比被動

的電流合成器差,因為電晶體的反應速度也無法達到這麼高頻,且 閘-汲電壓限制了輸出振幅(output swing),相對的,被動的電流合成 器有較高的線性度,且不會有輸出振幅的限制。L1、L2電感在 15.18GHz 處使用單端接地的微帶線(microstrip line)來取代,在 GaAs-based 的基板上有較高的 Q 值,降低了 RF 的輸出損耗。

LO 的正交相位則是使用4.5.1節所分析的 RC-CR polyphase filter 產生,且設計為兩級以增加頻寬,中心頻率設計為15GHz,有著約 2GHz 的頻寬和9dB 的損耗,輸入至 Gilbert cells 電晶體閘極。

IF 端的正交相位輸入訊號須經由主動 balun 才能轉換為正交差 動訊號,主動 balun 由 M1~M4和 Ma、Mb 組成,因為 IF 為低頻信號,

才能使用主動 balun 將單端轉差動輸入,產生振幅相同、相位相反的 訊號,而這 IF balun 在設計上刻意降低它的轉換增益,否則它會限制 住電路的增益壓縮點(P1dB)。

5.2.3 晶片量測結果

(圖 5.3)為 WIN 0.15um PHEMT SSB 升頻混頻器 die photo,整體 面積為 1.5mm x 1mm。對照(圖 5.2),上方的 VDD為混頻器偏壓,而 左上和右上角的 VDD1為 IF balun 偏壓,左邊的 IFI由 GSG PAD 輸入,

而右邊的 IFQ和 RF 則由 GSGSG PAD 輸入輸出,量測時 LO 端須外 接 balun 以輸入差動訊號,而 IF 端也須外接 90ocoupler 以產生正交

訊號,在佈局時所有的走線務必要求對稱,否則只要有一點不對稱就 會大大影響邊帶消除效果。

(圖5.3) SSB 升頻混頻器 die photo (1.5mm x 1mm)

— 量測結果—

(圖 5.4) Single Sideband Suppression

-10 -5 0 5 10 15 20 25 -20

-15 -10 -5 0 5 10

ConversionGain(dB)

LO Power (dBm)

CG

(圖 5.5) Conversion Gain V.S. LO Power

-40 -35 -30 -25 -20 -15 -10 -5 0 5 10

-15 -10 -5 0 5 10

ConversionGain(dB)

IF Power (dBm)

CG

(圖 5.6) Conversion Gain V.S. IF Power

-40 -35 -30 -25 -20 -15 -10 -5 0 5 10 15

IF Power (dBm) Pout (f

1) LO Power=11.4dBm LO Frequency=15 GHz IF Frequency=0.18 GHz OIP3=8dBm

OP1dB=-6dBm

Pout (2f1-f2)

(圖 5.7) OP1dB & OIP3

14.0 14.5 15.0 15.5 16.0

-35

RF frequency (GHz)

(圖 5.8) Conversion Gain V.S. RF Frequency (fix IF)

0.10 0.15 0.20 0.25 0.30 0.35 0.40 -65

-60 -55 -50 -45 -40

IFtoRFIsolation(dB)

IF Frequency (GHz)

IFtoRFIsolation

(圖 5.9) IF-to-RF Isolation V.S. IF Frequency

14.0 14.5 15.0 15.5 16.0

-35 -30 -25 -20 -15 -10

LOtoRFIsolation(dB)

LO Frequency (GHz)

LOtoRFIsolation

(圖 5.10) LO-to-RF Isolation V.S. LO Frequency

0 5 10 15 20 -25

-20 -15 -10 -5 0

ReturnLoss(S 11)(dB)

RF Frequency (GHz)

(圖 5.11) RF Return Loss

Process WIN 0.15um PHEMT Mixer Vdd / Idd 1.8V / 18mA IF Balun Vdd / Idd 2.5V / 8mA

IF / LO / RF Frequency 0.18GHz / 15GHz / 15.18GHz SSB Rejection Ratio 63dB

Conversion Gain 5 dB @ LO:10dBm

OP1dB -6 dBm

OIP3 8 dBm

RF Bandwidth 14.4~15.4 GHz

LO-to-RF Isolation <-31 dB for LO:14.7~15.2GHz IF-to-RF Isolation <-50 dB for IF:100~400MHz

RF Return Loss -19 dB @ 15.18GHz Chip Size 1.5 mm x 1 mm (表 5.1) WIN 0.15um PHEMT SSB 升頻混頻器

5.2.4 結果與討論

本篇 Ku-band 的 PHEMT SSB Gilbert 升頻混頻器是結合了類比與 微波的設計概念,有相當好的特性展現。63-dB 的 SSB rejection ratio 表示除了 LO 在 15GHz 有很精準的正交相位訊號外,整個電路的設 計和佈局都是非常對稱的,振幅和相位誤差都非常的小。當然,正交 相位的產生可以使用 Lange coupler 或 branch coupler 等微波電路,而 且可以產生更寬頻的 90o訊號,但無可避免它們的操作頻率在 30GHz 以下電路過大,故在毫米波(millimeter-wave)頻段較低頻的應用中,

RC-CR polyphase filter 應用在 PHEMT 製程中是個非常好的選擇。

第六章

結論

在本篇論文中我們研究了寬頻的 rat-race 混頻器、次諧波混頻器 和單邊頻帶混頻器,並整理了實現在各製程中的變壓器。

Rat-race 混頻器部分實現在 TSMC 0.35um SiGe BiCMOS 和 TSMC 0.13um CMOS 製程上。由量測結果看來,rat-race 有著不錯的 分合波功能,不僅能產生大小相同、相位相反的差動訊號,也能將差 動訊號合成輸出,且具寬頻的特性。唯將 rat-race 放在輸出端作合波 器時因損耗較大,影響了混頻器轉換增益的表現。

再來我們也利用了 TSMC 0.13um CMOS 製程設計被動次諧波混 頻器,和用 WIN 0.15 um PHEMT 製程來設計主動次諧波混頻器。被 動次諧波混頻器是實現在標準 0.13um CMOS 上,但與在 GaAs-based 基板和更先進的 90nm CMOS 技術的電路比起來,特性比較仍不遜色 (見表 4.2)。而由主動次諧波混頻器的量測結果中我們可清楚的看出 兩種架構的優缺點,和理論相符合。

次外,利用 WIN 0.15 um PHEMT 製程設計單邊頻帶混頻器。它 有著很好的邊帶消除結果(63dB),但在 LO 到 RF 的隔離度表現較差,

表示電路 90 度的訊號是很對稱,但 180 度的訊號對稱性較不佳。

最後也整理實現在 UMC 0.18um CMOS、TSMC 0.35um SiGe BiCMOS、TSMC 0.35um CMOS、TSMC 0.18um CMOS 等製程技術 之變壓器量測結果,以利日後研究作參考。

第二章:

[1] 顏英杰, ”雙頻升頻器與結合被動元件正交相位降頻器,” 交通大學碩士論文, 2006.

[2] 吳智凱, ”結合 Cherry Hooper 放大機制與被動電路的射頻混頻器設計與實作,”

交通大學碩士論文, 2005.

[3] D. E. Bockelman and W. R. Eisenstadt, “Pure-Mode Network Analyzer for On-Wafer Measurements of Mixed-Mode S-Parameters of Differential Circuits,”

IEEE Trans. Microwave Theory Tech., vol. 43, pp. 1071-1077, 1997.

[4] D. E. Bockelman and W. R. Eisenstadt, “Combined differential and

common-mode scattering parameters: Theory and simulation,” IEEE Trans.

Microwave Theory Tech., vol. 43, pp. 1530-1539, 1995.

[5] Application Notes: Balanced Device Characterization, Agilent Technologies, 2002.

[6] Application Note 1373-1: An Introduction to Multiport and Balanced Device Measurements, Agilent Technologies, 2002.

[7] W. Fan ,A. C. W. Lu, L. L. Wai and B. K. Lok, “Mixed-Mode S-Parameter Characterisation of Differential Structures,” Electronics Packaging Technology, 2003 5th Conference (EPTC 2003) 10-12, pp.533-537, Dec. 2003.

[8] H. Cho and D. E. Burk, “A three-step method for the de-embedding of high-frequency S-parameter measurements,” IEEE TRANSACTIONS ON ELECTRON DEVICE, vol.38, no.6, June. 1991.

[9] S. D. Wu, G. W. Huang, K. M. Chen, H. C. Tseng, T. L. Hsu and C. Y. Chang, “RF MOSFET Characterization by Four-Port Measurement,” IEICE TRANS.

ELECTRON., vol. E88-C, no.5, pp.851-856, May 2005.

[10]D. Pozar, “Microwave Engineering-2’nd Edition,” John Wiley & Sons, N.Y., 1998.

第三章:

[1] B. R. Heimer, L. Fan, and K. Chang, “Uniplanar hybrid couplers using

asymmetrical coplanar striplines,” IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, vol.45, no.12, Dec. 1997.

[2] T. Q. Wang and K. Wu, “Size-reduction and band-broadening design technique of uniplanar hybrid ring coupler using phase inverter for M(H)MIC's,” IEEE

TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, vol.47, no.2, Feb. 1999.

[3] G. D. Alley, “Interdigital capacitors and their application to lumped-element microwave integrated circuits,” IEEE TRANSACTIONS ON MICROWAVE

accurate design of low-loss microstrip circuit,” IEEE MTT-S Digest, 1998.

[5] J. L. Hobdell, “Optimization of interdigital capacitors,” IEEE TRANSACTIONS ON MiCROWAVE THEORY AND TECHNIQUES, vol. Mm-27, no.9, Sept.

1979.

[6] 張家宏, ”被動分合波器與主動混頻器之整合及覆晶封裝之毫米波驅動放大器 設計與實作,” 交通大學碩士論文, 2006.

[7] C. Y. Chang , M. F. Hsieh, “Miniaturized broadband rat-race ring coupler,” APMC, 2003.

[8] 張世賢, ”在考慮衰減常數存在下,相位反轉 Rat-Race 分合波器之設計,” 交通 大學碩士論文, 2007.

[9] E. M. Cherry and D. E. Hooper, “The design of wide-band transistor feedback amplifiers,” Proc. IEE, vol. 110, no.2, pp.375-389, Feb. 1963.

[10]B. Razavi, “Design of Integrated Circuits for Optical Communications,”

pp.136-140, 2003.

[11]B. Gilbert, ”The MICROMIXER: A highly linear variant of the Gilbert mixer using a bisymmetric class-AB input stage “, IEEE JSSC, vol.32, pp.1412~1413, Sept. 1997.

第四章:

[1] F. Behbahani, Y. Kishigami, J. Leete, and A. A. Abidi, “CMOS mixers and polyphase filters for large image rejection,” IEEE J. Solid-State Circuits, vol.36, no.6, pp.873-887, June. 2001.

[2] J. Crols and M. Steyaert, “A single-chip 900 MHz CMOS receiver front-end with a high performance low-IF topology, “ IEEE J. Solid-State Circuits, vol.30, pp.1438-1492, Dec. 1995.

[3] A. A. Abidi, “Direct-conversion radio transceivers for digital communications,”

IEEE J. Solid-State Circuits, vol.30, pp.1438-1492, Dec. 1995.

[4] L. Sheng, J. C. Jensen, and L. E. Larson, ”A wide-bandwidth Si/SiGe HBT direct conversion sub-harmonic mixer/downconverter.” IEEE J. Solid-State Circuits, vol.35, no.9, pp.1329-1337, Sept. 2000.

[5] J. Choma, Jr., ”A Three-Level Broad-Banded Monolithic Analog Multiplier,”

IEEE J. Solid-State Circuits, vol.SC-16, no.4, pp.392-399, August 1981.

[6] R. Svitek, and S. Raman, ”5-6 GHz SiGe active I/Q subharmonic mixers with power supply noise effect characterization,” IEEE Microw. Wireless Compon.

Lett., vol.14, no.7, pp.319-321, July 2004.

Lett., vol.14, no.7, pp.319-321, July 2004.

相關文件