第三章 Rat-race 分析及混頻器設計…
3.5 Transformer rat-race 應用在 RF 輸出端之升頻混頻器實作(使用 TSMC
本電路使用了 TSMC 0.13um CMOS 製程技術，同樣實現 RF 為 17.1GHz，IF 頻率為 100MHz 的 Gilbert 升頻混頻器。RF 輸出端同樣 設計了變壓器型式相位反轉 rat-race 作為差動輸出轉換成單端輸出的 訊號合成器，但 TSMC 0.13um CMOS 製程的優點在於，它有八層金 屬可供使用，相較 0.35um SiGe BiCMOS 製程只有三層金屬，故可以 多層立體形式使 rat-race 縮小。而 IF 端則使用了傳統的 Gilbert 混頻
器差動訊號輸入。整體電路架構如(圖 3.30)所示：
(圖 3.30) CMOS 變壓器型 rat-race 升頻混頻器
3.5.1 IF 端輸入級
本電路採用傳統式 Gilbert 混頻器，IF 端由閘極輸入，電流源 M7 由和 M8 組成的電流鏡來偏壓。
3.5.2 RF 端輸出級
本電路在 RF 端同樣使用變壓器型式相位反轉 rat-race 將混頻器 差動電流訊號轉換成單端輸出，和 3.4 節所不同的在於 rat-race 部分 使用了 TSMC 0.13um CMOS 的八層金屬，相較於 0.35um SiGe
BiCMOS 製程的三層金屬，大大縮小了 rat-race 的面積，而且變壓器
繞的圈數較多，傳輸線間增加了互感(mutual capacitance)及互耦 (mutual inductance)，因此在相同頻率下，只需比較短的傳輸線，除了 縮小面積以外，更能降低金屬線的損耗。
3.5.3 晶片量測結果
(圖 3.31)為 TSMC 0.13um CMOS 變壓器 rat-race 升頻混頻器 die photo，晶片面積為 0.9mm x 0.8mm。LO 和 IF 端量測時需外接 balun 和 bias-T 來輸入含直流的差動訊號， RF 端同樣在port 需外接 bias-T 來給 Vcc 同時輸出訊號，port 則需以電容將 DC 隔絕後，再做 termination。
(圖 3.31) CMOS 變壓器 rat-race 升頻混頻器 die photo (0.9mm × 0.8mm)
— 量測結果—
LO Power (dBm)
CG
(圖 3.32) Conversion Gain V.S. LO Power
-32 -30 -28 -26 -24 -22 -20 -18 -16 -14 -12
IF Power (dBm)
CG
(圖 3.33) Conversion Gain V.S. IF Power
-32 -30 -28 -26 -24 -22 -20 -18 -16 -14 -12 -10 -8 -6 -80
-70 -60 -50 -40 -30 -20 -10 0
RFPower(dBm)
IF Power (dBm)
Pf1 P2f1-f2
(圖 3.34) OP1dB & OIP3
0.0 0.4 0.8 1.2 1.6 2.0 2.4 2.8
-8 -6 -4 -2 0 2 4
ConversionGain(dB)
IF Frequency (GHz)_fix LO
CG
(圖 3.35) Conversion Gain V.S. IF Frequency (fix LO)
4 6 8 10 12 14 16 18 20 22 24 26 -10
-8 -6 -4 -2 0 2 4
ConversionGain(dB)
RF Frequency (GHz)_fix IF
CG
(圖 3.36) Conversion Gain V.S. RF Frequency (fix IF)
0.0 0.4 0.8 1.2 1.6 2.0 2.4 2.8
-70 -65 -60 -55 -50 -45 -40 -35 -30
IFtoRFIsolation(dB)
IF Frequency (GHz)
IFtoRFisolation
(圖 3.37) IF-to-RF Isolation V.S. IF Frequency
6 8 10 12 14 16 18 20 22 24 26 -30
-25 -20 -15 -10 -5 0
LOtoRFIsolation(dB)
LO Frequency (GHz)
LOtoRFisolation
(圖 3.38) LO-to-RF Isolation V.S. LO Frequency
0 10 20 30
-25 -20 -15 -10 -5 0
S(2,2)(dB)
Frequency (GHz)
S22
(圖 3.39) RF Return Loss
Process TSMC 0.13um CMOS Vdd/ Idd 1.2V / 4.52mA Conversion Gain 1dB @ LO:-5dBm
OP1dB -17 dBm
OIP3 -6 dBm
IF Bandwidth 1.8 GHz RF Bandwidth 8~23 GHz IF-to-RF Isolation -50 dB @ IF:100MHz LO-to-RF Isolation -20 dB @ LO:17GHz
RF Return Loss -13 dB @ 17GHz Chip Size 0.9 mm x 0.8 mm
(表 3.3) TSMC 0.13um CMOS 變壓器 rat-race 升頻混頻器 3.5.4 結果與討論
本晶片的 rat-race 因繞成立體(使用八層金屬)，大大減小了佈局 面積，只有約 200um x 200um。由(圖 3.32)看到 LO power 只需-5dBm，
但轉換增益約 1dB，相較於 3.4 節電路，較短的傳輸線降低了 rat-race 的金屬損耗；由(圖 3.35)看到 IF 頻寬約為 1.8GHz，(圖 3.36)混頻器 RF 的頻寬有 8GHz 到 23GHz，接近 1：3 的比例，表示了 RF 端的變 壓器型式 rat-race 相當寬頻；本電路的 OP1dB 和 OIP3 分別為-17dBm 和 6dBm，IF-to-RF 有-50dB 的隔離度，但 LO-to-RF 隔離度只有-20dB，
是本電路量測結果美中不足之處。RF 輸出 return loss 雖中心頻落在 20GHz，但在 RF 頻寬內都在-10dB 以下，表現相當不錯。
第四章
次諧波混頻器設計
4.1 前言
隨著無線通訊產業的快速成長，越來越多的 RF 收發技術被提出 來。其中，超外差系統(heterodyne)已被使用多年，然而 off-chip 的鏡 像消除 SAW(surface acoustic wave)濾波器使得超外差系統難以整合 至晶片中；低中頻系統(low-IF)需要主動或被動的 polyphase filters 來 消除鏡像訊號(image signal)，但因 polyphase filters 有著很大的製程變 異因素[1][2]，使電路難以精確地實現。直接轉換系統(direct-conversion) 是目前最常用的晶片整合收發機系統，它可以省下鏡像消除
(image-rejection)及頻道選擇(channel-select)[3]濾波器等體積龐大且昂 貴的 off-chip 元件，且因為直接轉換系統 RF 頻率和 LO 頻率相同，
鏡像訊號即是 RF 訊號本身，所以不再需要鏡像消除濾波器，如此可 降低製造成本和增進電路積體化。
直接轉換系統的高度積體化所要付出的代價諸如直流偏移(DC offset)、正交訊號(I/Q signal)不匹配、偶次諧波失真(even-order
distortion)和閃爍雜訊(flicker noise)等，但最重要的，因 LO 頻率和 RF 頻率太接近，LO 漏到 RF 的訊號造成 self-mixing 影響了整體收發機 特性。為解決 self-mixing 的問題，次諧波(sub-harmonic)混頻架構被 提出[4]-[8]，其所需 LO 頻率只有 RF 頻率的一半，且在降低 LO 頻率 的同時也降低了 LO 訊號源設計上的困難度，也就是說，要設計出低
相位雜訊(phase noise)的 LO 訊號源更容易達到。
傳統次諧波混頻器大都使用被動型式，利用二極體或電晶體的非 線性特性作混頻動作，它有非常好的增益壓縮點(P1dB)，但所要付出 的代價是很大的轉換損耗(conversion loss)和 LO pumping power；另一 方面，主動的次諧波 Gilbert mixers 則有轉換增益(conversion gain)，
但它的操作頻率較被動混頻器低。本章節我們先討論被動的電阻式次 諧波混頻器，再針對兩種常用的主動次諧波 Gilbert 混頻器架構 (stacked-LO 和 leveled-LO)做討論。被動電阻式次諧波混頻器以 TSMC 0.13um CMOS 製程設計與製作，而主動次諧波混頻器則使用 WIN 0.15um PHEMT (pseudomorphic high electron mobility transistor)製程 設計與製作。
4.2 電阻式(Resistive)次諧波混頻器分析
被動電阻式混頻器相較於主動混頻器有很低的 DC 功率消耗、高 增益壓縮點(也就是 dynamic range)及很好的線性度，但也因架構上需 要 LO 的 balun，會佔去很大的晶片面積。(圖 4.1)為電阻式次諧波混 頻器示意圖，因電晶體偏壓在 Vds=0，故 gate-pumped 混頻器是在三 極管區(triode region)工作，且電壓-電流的關係如同電阻操作。
(圖 4.1) 電阻式次諧波混頻器
理想上，非線性的電阻如同是 ON 電阻(Zon 0)和 OFF 電阻 (Zon )的切換，當然實際上會受到基板的寄生效應和電晶體的反應 時間等因素影響。
(圖 4.2) 汲極-源極零偏壓的 FET 等效電路
電阻式電晶體的小訊號等效電路如(圖 4.2)，Rds f V( g)為非線性 的汲-源極通道電阻，忽略Rs、Rd源極和汲極的連接電阻，ON 電阻 為：[9]
g
on ds
Z R l
w
其中 為通道的導納，w 和g l 分別為閘極的寬度和長度，而忽略g
Rds ，OFF 電阻為：
, ,
1 1
off
g off g g g a
Z C l w C
,
Cg a為單位面積閘極電容。由以上兩式我們可看出一些結論：
(1) Zoff 隨著操作頻率下降，因此高頻操作會影響混頻器的轉換 增益。
(2) 隨著製程技術進步，通道長度減小，Zon變小Zoff 變大，也增 進了混頻器的表現。
(3) 大的通道寬度雖降低了Zon，但Zoff 也跟著降低，因此通道寬 度是我們必須去設計的重點。
(4) 我們希望達到高的 和低的Cg a, 值，但這些參數決定於我們
使用的製程。
Gate-pumped 電阻式混頻器(LO 訊號由閘極輸入)要有最好的混 頻效率，DC 偏壓點應選在Rds為Zon和Zoff 的平均值，(圖 4.3)為本次 實作使用的電晶體Rds隨V 變化的模擬圖，可看到最佳的閘極偏壓點g 約在 0.2~0.3V 之間。
0.0 0.2 0.4 0.6 0.8 1.0
L=0.13um, W=6um, nr=10
Vg (V)
( ) 主動次諧波 Gilbert 混頻器：stacked-LO 和 leveled-LO。Stacked-LO 混 頻器的 LO 訊號為堆疊式輸入，工作原理為 LO 上下層的正交訊號相
也可以使用 deep trench isolation 技術[13]。相對矽基板，GaAs-based 的 AlGaAs/InGaAs PHEMT 製程技術有著半絕緣(semi-insulating)基 板，因此高頻的 2LO 漏損信號不會經由基板漏到 RF 端，在實作上兩 種主動次諧波混頻器在 2LO-to-RF 隔離度表現才能公平的比較，而根 據我們的實驗結果，stacked-LO 架構有著比 leveled-LO 更好的
2LO-to-RF 隔離度。
另外，使用 PHEMT 製程可以很容易的產生精準的正交相位訊 號。大多數發表的次諧波混頻器都是製做在損耗性的矽基板上
[5]-[8]，其正交相位的精確度受限於製程的漂移和基板的寄生效應，
但常用來產生正交相位的 polyphase filters 卻可在 PHEMT 製程中精準 地實現，因為不同於 CMOS 的 poly 電阻，PHEMT 製程的電阻屬於 thin film 電阻，可以很精準地實現；而 PHEMT 的 0.39fF/um2MIM 電 容，相對於 CMOS 的 1fF/um2 MIM 電容，PHEMT 製程電容所需面積 較大，相對會有較小的製程漂移；另外，半絕緣的 GaAs 基板沒有寄 生電容電阻，故可製作出高 Q 值的 on-chip 電容。
4.3.1 Stacked-LO 次諧波混頻器分析
如(圖 4.4)，Stacked-LO 次諧波混頻器有兩層 LO ports 和一層 RF port，LO ports 的架構為兩個 Gilbert cells 串疊(cascode)起來，因此 DC 電流的重複利用使 stacked-LO 架構消耗較少的電流。
LOAD
LO 0o LO 180o
LO 90o
LO 270o
RF 0o RF 180o
IF+
IF-Q1 Q2
Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10
(圖 4.4) Stacked-LO 次諧波混頻器電路
電路操作時，上層的 LO Gilbert cell(Q7~Q10)輸入 I+和 I-的訊 號，而下層 Gilbert cell(Q3~Q6)則輸入 Q+和 Q-的訊號，若 LO 的 in-phase 和 quadrature-phase 定義為cos 和LOt sin ，則等效的 LOLOt 訊號如下[14]：
cos sin 1sin 2
LOt LOt 2 LOt
因此以降頻器而言，IF 輸出訊號頻率為 RF 頻率和 2LO 頻率之差。
我們也可用 switching function 的組成來簡化 stacked-LO 次諧波混頻器 的混頻動作，如(圖 4.5)。
(a) (b)
(圖 4.5) (a) Stacked-LO 次諧波混頻器電路 (b) stacked-LO Gilbert cells 的 timing diagram
上下層 Gilbert cells 可以表示為 S1(t)和 S2(t)如(圖 4.5 b)，若 S1(t) 訊號落後 S2(t)訊號四分之ㄧ週期時，組成的 switching function S(t)為 S1(t)和 S2(t)的 exclusive NOR 函數，因此，S(t)的頻率變成原先的兩倍。
S(t)的每半週期訊號路徑 A、B、C、D 均畫在(圖 4.5 a)中，且為簡化 分析只畫出一半的路徑。
4.3.2 Leveled-LO 次諧波混頻器分析
Leveled-LO 次諧波混頻器是適用於高頻和低電壓操作的架構，如 (圖 4.6)。LO 端加上正交相位後，會有 2LO 頻率和 RF 電流做混頻，
和 stacked-LO 比起來，leveled-LO 混頻原理是利用電晶體的非線性特 性。在此針對 BJT 電晶體做分析，是因 BJT 電晶體有精確的 exponential I-V 轉換函數，而其他種電晶體也可以相似的概念達到偶次諧波混頻
的效果。
LOAD
LO 180o LO 90o LO 270o
RF 0o Q1 Q2 RF 180o
Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10
LO 0o
IF+
IF-(圖 4.6) 簡化 leveled-LO 次諧波混頻器電路
當電晶體的基極-射極接面有步階(step)電壓輸入時，要經過一個 時間延遲τ 後才會產生汲極電流，也就是說，汲極電流 ID是 VBE、VCE
和τ 的函數，若希望汲極電流只受 VBE和 VCE影響，電晶體的操作頻 率必須遠低於τ 的倒數。一般而言，主動電路的操作頻率約在電晶體 transit-time cut-off frequency(fT)的三分之ㄧ[15][16]，而因為
stacked-LO 混頻器的 headroom 較小，且 LO cell 電流重複利用，故 leveled-LO 混頻器的偏壓電流可比 stacked-LO 混頻器大，換句話說，
leveled-LO 有比 stacked-LO 更高的 fT和操作頻率。
如(圖 4.6)，Q3-Q4~Q9-Q10 emitter-coupled pairs 的汲極連接在一 起，組成了 leveled-LO cells。當 0o和 180o的差動訊號注入 LO 差動 對 Q3-Q4 時，輸入訊號的基頻會被消除，只有 2LO 等偶次諧波電流
訊號會出現在汲極端，同樣的，90o和 270o差動訊號注入差動對 Q7-Q8，也會在汲極端產生 2LO 的訊號，且相位和 Q3-Q4 相位差 180o，如此 Q3-Q4 和 Q7-Q8 差動對提供了完美的 2LO 差動訊號來和 RF 訊號混頻。
為了更詳盡討論 leveled-LO cell 的操作機制，我們由 BJT 電晶體 的 exponential I-V 轉換函數以 modified Bessel function[17][18]表示。
LO 差動對 Q3-Q4 的輸入訊號定義為vcost和vcost，汲極輸出電 除。此外，我們也可知 leveled-LO 次諧波混頻器所需的 LO pumping power 必須比傳統 Gilbert 混頻器大。
4.4 CMOS 電阻式次諧波降頻混頻器實作
本電路使用了 TSMC 0.13um CMOS 製程技術，實現 RF 頻率從 18.1GHz~26.1GHz，IF 頻率為 100MHz 的次諧波降頻混頻器。混頻器 的 LO、RF 與 IF 端均為單端輸入輸出，減少了許多量測上的不變。
在 LO 端採用微小化 Marchand balun 將不平衡信號轉為平衡式的訊 號，注入電晶體閘極，而汲極部分 RF 端經由高通濾波器(HPF)取出，
IF 端則則由低通濾波器(LPF)取出。電路架構如(圖 4.7)所示：
Vbias
Vbias