結果與討論

由 2-port 量測結果知，做 de-embedded 前後結果並沒有明顯差 別，因為變壓器的 size 還是很大，而且因為是多金屬層的結構，使得 金屬間的電容耦合效應大，操作頻率過低，而在低頻量測時 PAD 和 連接線的電容電感效應就不那麼明顯，只有在高頻處才會看的出差 別。而 4-port 量測知變壓器的 Qmax約在 5GHz，de-embedded 效果也 並不明顯，但是如果看到附錄所列的變壓器，較小的變壓器

de-embedded 前後有著不小的差異，因為 PAD 效應相對的更加重要，

扣掉寄生效應後操作頻率向上提昇，Q 值也增加。另外從(圖 2.31)所 示的變壓器 balun 相位差，操作頻率(5GHz)內正負差了近 20^o，結果 不如預期。

第三章

Rat-race 分析及混頻器設計

3.1 前言

在本章節我們將會討論 4 ports 的 rat-race 分合波器，並將它實現 且應用在積體電路中。Rat-race 在晶片中會占去很大的面積，所以必 須採取一些微小化的方式。以下將討論從傳統式的 rat-race[1]，使用 相位反轉(phase inverter)的技術[2]讓電路的縮小，接著再使用螺旋變 壓器型(spiral transformer)及交指型(inter-digital)[3][4][5]加上相位反 轉(phase inverter)讓 rat-race 又更進一步縮小，並應用在混頻器電路 上。因為將 rat-race 整合在 IC 時，矽基板為低阻值的損耗性(lossy)材 料(電阻率約 10Ω‧cm)，故我們也針對 phase inverter rat-race 具損耗 時的特性做討論。而混頻器架構以 Gilbert mixer 為主體，首先將 rat-race 所產生的差動訊號置於混頻器的 LO 端，再來利用 rat-race 合 波的功能將混頻器的 differential mode 訊號相加輸出，以增加輸出能 量，並消除 common mode 訊號成分，以達到更好的隔離度。本章電 路以 TSMC 0.35um SiGe BiCMOS 和 TSMC 0.13um CMOS 製程設計 與製做。

3.2 Rat-race 理論分析

傳統式 rat-race 幾乎在所有的微波電路相關書籍均可找到，在此 不再贅述。本節將針對 phase inverter 和 inter-digital 等常見的微小化 方式做理論分析與設計考量[6]，最後再討論 phase inverter rat-race 製

做在損耗性基板上的特性及相關推導。

3.2.1 Rat-race 的相位反轉(phase inverter)理論分析

傳統式 rat-race 因3 / 4 長度過長有佔據電路過大的面積以及頻 寬很窄的缺點，故我們可利用



/ 4長度加 180 度相位反轉(phase inverter)取代傳統環型 rat-race 的 3 / 4 的長度，同時使電路結構更加 對稱，也克服了窄頻的缺點。我們以 C.Y. Chang 於 2003 所提出的微 小化 rat-race 做為設計依據[7]。(圖 3.1)為 phase inverter 的 rat-race。

4

1

Port Port2

3

(圖 3.1) 相位反轉(phase inverter) rat-race 示意圖

我們由奇、偶模半電路來做 phase inverter 電路分析，求得奇、偶 模的 ABCD 矩陣[2]:

繼續將 ABCD 矩陣轉為 S 參數：

在本節將會介紹如何利用步階阻抗(stepped impedance)將傳輸線縮

特性阻抗很高的時候上式可近似為 tan

因此我們可以知道 stepped impedance 之低阻抗、高阻抗、低阻抗 相間的傳輸線，可以利用電容性、電感性、電容性相間來取代。然而

(圖 3.3) stepped impedance 等效電路示意圖 我們先計算兩者的 ABCD 矩陣如下：

cos sin cos sin cos sin

1 1 1

sin cos sin cos sin cos

L L L H H H L L L

假設Z_L Z_o Z_H

cos cos sin sin cos sin sin cos sin cos

1 1

角函數，而是 hyperbolic 函數。另外我們將兩臂的特性阻抗 Z a 、 Zb

(圖 3.4)為一個衰減性的 phase inverter rat-race 分合波器，我們同 樣的用奇、偶模半電路分析之。其中 180° phase inverter 在對稱結構 下的奇、偶模半電路，各有 90°的相位差。在偶模半電路，當開路端

ˆ

 

21

port3 為 isolation port。以同樣方法也可以推導出，當訊號由 port4 輸 入時，在 port 1、3 可以得到功率、相位相反的輸出，port2 為 isolation port。

3.3 交指型相位反轉 rat-race 應用在 RF 輸入端之降頻 混頻器實作

本電路使用了 TSMC 0.35um SiGe BiCMOS 製程技術，實現 RF 為 17.1GHz，IF 頻率為 100MHz 的 Gilbert 混頻器。量測上除 LO 須 需外接 balun 產生差動訊號外，RF 及 IF 端都為單端輸入輸出，RF 的 輸入端設計了 on-chip 的 rat-race 作為 balun，而 IF 端則用 PMOS 電 流鏡將輸出的差動訊號轉換成單端輸出，並用 Cherry Hooper 架構作 為 buffer。整體電路架構如(圖 3.5)所示：

(圖 3.5) SiGe BiCMOS 交指型 rat-race 降頻混頻器電路圖 3.3.1 RF 端輸入級

本電路採用 Gilbert cell 混頻器為主要架構核心，由四個電晶體 (Q3~Q6)形成電流開關，在 RF 端採用交指型 rat-race 來產生差動訊 號，如(圖 3.6)所示，差動訊號由 RF 電晶體 Q1 和 Q2 以 common base(CB)的組態進入混頻器，如此相較於傳統的 common emitter(CE) 組態除有方便匹配和快速等優點外，還可以省去量測時須外接 base-T 給偏壓的麻煩。

(圖 3.6) 交指型 rat-race

Rat-race 訊號以共平面波導(coplanar waveguide CPW)方式輸入，

再轉換為共平面微帶線(coplanar strip-line CPS)，原本 / 4 的傳輸線以 交指型電容和細傳輸線組成低-高-低的步階阻抗以縮小電路面積。被 動電路部份是使用 IE3D 軟體模擬其電磁效應，再將模擬結果的 S 參 數和主動電路部份一起模擬。RF 訊號由(圖 3.6)的 port 1 輸入，在 port2、4 會有差動訊號，而 port3 為 isolation port。

3.3.2 IF 端輸出級

本電路在 IF 端採用並聯-並聯回授放大器作為 buffer，整個架構 可以看成 Cherry Hooper 放大器，不僅能提高轉換增益，而且可以操 作在更高頻。因為 Gilbert cell 只提供 switch，整個混頻器增益由轉導 級 Q1、Q2 所主導，可由(圖 3.7)來分析，Q1、Q2 所扮演的是一個轉 導放大器(TCA)，而 Q7 則為轉阻放大器(TIA)[9][10]。

02 2

2

可降低輸出電阻，另外我們在第二級的 TIA 部分使用了 Darlinton pair 來增加速度，搭配 PMOS 的電流鏡，使輸出級有著單端輸出與寬頻 的效果。

3.3.3 晶片量測結果

(圖 3.9)為 TSMC 0.35um SiGe BiCMOS 交指型 rat-race 降頻混頻 器 die photo，晶片面積為 1.26mm × 1.15mm。LO 端輸入在量測時需 外接 balun 和 bias-T 來輸入含直流的差動訊號，而 RF 和 IF 均為單端 輸入輸出，不需額外偏壓。

LO+

RF IF

V

_dd

LO-(圖 3.9) SiGe BiCMOS 交指型 rat-race 降頻混頻器 die photo (1.26mm x 1.15mm)

— 量測結果—

-20 -15 -10 -5 0 5

-8 -6 -4 -2 0 2 4 6 8

ConversionGain(dB)

LO Power (dBm)

CG

(圖 3.10) Conversion Gain V.S. LO Power

-30 -27 -24 -21 -18 -15 -12 -9 -6 -3 0 3

RF Power (dBm)

CG

(圖 3.11) Conversion Gain V.S. RF Power

-30 -25 -20 -15 -10 -5 0 5 10

RF Power (dBm)

P_f1 P_2f1-f2

(圖 3.12) IP1dB & IIP3

0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 -10

-8 -6 -4 -2 0 2 4 6 8

ConversionGain(dB)

IF Frequency (GHz)_fix LO

CG

(圖 3.13) Conversion Gain V.S. IF Frequency (fix LO)

2 4 6 8 10 12 14 16 18 20 22 24 26

-2 0 2 4 6 8

ConversionGain(dB)

RF Frequency (GHz)_fix IF

CG

(圖 3.14) Conversion Gain V.S. RF Frequency (fix IF)

4 6 8 10 12 14 16 18 20 22 24 26 -45

-40 -35 -30 -25 -20 -15 -10

RFtoIFIsolation(dB)

RF Frequency (GHz)

RFtoIFisolation

(圖 3.15) RF-to-IF Isolation V.S. RF Frequency

4 6 8 10 12 14 16 18 20 22 24 26

-60 -55 -50 -45 -40 -35 -30 -25 -20

LOtoIFIsolation(dB)

LO Frequency (GHz)

LOtoIFisolation

(圖 3.16) LO-to-IF Isolation V.S. LO Frequency

4 6 8 10 12 14 16 18 20 22 24 26 -40

-35 -30 -25 -20 -15

LOtoRFIsolation(dB)

LO Frequency (GHz)

LOtoRFisolation

(圖 3.17) LO-to-RF Isolation V.S. LO Frequency

0 10 20 30

-20 -18 -16 -14 -12 -10 -8 -6 -4 -2 0

S(2,2)(dB)

Frequency (GHz)

S22

(圖 3.18) RF Return Loss

Process TSMC 0.35um SiGe BiCMOS Vdd/ Idd 5V / 27.7mA

Conversion Gain 5dB @ LO:-10dBm

IP1dB -3 dBm

IIP3 7 dBm

IF Bandwidth 1.3 GHz RF Bandwidth 5~23 GHz RF-to-IF Isolation -30 dB @ RF:17GHz LO-to-IF Isolation -50 dB @ LO:17GHz LO-to-RF Isolation -27 dB @ LO:17GHz

RF Return Loss -6 dB @ 17GHz Chip Size 1.26 mm x 1.15 mm

(表 3.1) TSMC 0.35um SiGe BiCMOS 交指型 rat-race 降頻混頻器 3.3.4 結果與討論

由(圖 3.9)的 die photo 看到，主動電路是佈局在 rat-race 中間，然 後將訊號及 DC 線拉到外面的 PAD，對被動電路電磁場的影響由結果 看是不大的。由(圖 3.10)看到 LO power 只需-10dBm，即可有約 5dB 的轉換增益；由(圖 3.13)看到 IF 頻寬約為 1.3GHz，顯示 Cherry Hooper 的寬頻效果，而由(圖 3.14)看到 RF 有 5GHz 到 23GHz，達 1：4.6 的 頻寬，表示 phase inverter rat-race 的寬頻特性在展現在混頻器電路 中；由(圖 3.12)來看 IP1dB 和 IIP3 分別為-3dBm 和 7dBm，電路的 RF-to-IF、LO-to-IF、LO-to-RF 隔離度也分別為-30dB、-57dB、-27dB，

具有不錯的特性，唯有輸出 return loss 中心頻偏差到 10GHz，是本電 路美中不足之處。

3.4 Transformer rat-race 應用在 RF 輸出端之升頻混 頻器實作(使用 TSMC 0.35um SiGe BiCMOS)

本電路使用了 TSMC 0.35um SiGe BiCMOS 製程技術，實現 RF 為 17.1GHz，IF 頻率為 100MHz 的 Gilbert 升頻混頻器。量測上 LO 須需外接 balun 產生差動訊號外，RF 及 IF 端都為單端輸入輸出，RF 的輸出端設計了 on-chip 的 rat-race 作為差動輸出轉換成單端輸出的訊 號合成器，而 IF 端則用微混頻器單端轉差動訊號輸入。整體電路架 構如(圖 3.24)所示：

IF LO+

LO-Q3 Q4

Q5 Q6 Q7 Q8

Q10

Q1 Q2

Q9

V_CC RF+V_CC

(圖 3.19) SiGe BiCMOS 變壓器型 rat-race 升頻混頻器電路圖

3.4.1 IF 端輸入級

本電路同樣也採用 Gilbert cell 混頻器為架構核心，LO 由 Q5~Q8 四顆電晶體組成差動電流開關，當 LO 訊號夠大使電晶體能迅速切 換，可讓 RF 和 LO 訊號達到混頻的效果。而在 RF 端採用微混頻器 (micromixer)架構[11]，由(圖 3.24)知 IF 輸入端構成 single-to-differential 之電路，由 Q3 的共基極(CB)組態和 Q2 的共射極(CE)組態，使訊號 達到反向輸入至 mixer core 混頻，且輸入電阻為 R3 並聯(1/gm1+R1)，

只要設計適當的電晶體及電阻值，即可達成輸入匹配，不同於傳統的 Gilbert 混頻器 RF 由基極(或 MOS 的閘極)輸入需外加匹配電路，微混 頻器可使輸入匹配電路不會佔據太大面積，並可達到寬頻匹配(因電 阻的寬頻特性)。然而此架構電流雖然對稱，但輸入轉導級所看到的 負載阻抗(Q3、Q4 的集極)卻不同，如忽略 R1~R4 電阻，Q3 的 CB 放 大器所看到的負載為r_o3，而 CE 放大器為 Q2 和 Q4 組成的串疊(cascode) 架構，負載為g r r_{m4 o4 o2}，故進入 mixer core 的訊號其實不對稱，因此 微混頻器架構難以使用在需要精準大小和相位響應的混頻器應用，如 鏡像消除(image-rejection)或單頻帶(single-side-band)混頻器上，但在 一般混頻器應用上還是足夠。

3.4.2 RF 端輸出級

本電路在 RF 端使用變壓器型式相位反轉 rat-race 將混頻器差動 電流訊號轉換成單端輸出，如(圖 3.20)，若輸入至 port1、port3 的分 別為混頻器的差動輸出訊號，port4 為port，common mode 部份在此 被 terminate，而 port2 為port，可將 differential mode 訊號合成輸出。

(圖 3.20) Transformer rat-race 3.4.3 晶片量測結果

(圖 3.21)為 TSMC 0.35um SiGe BiCMOS 變壓器 rat-race 升頻混頻 器 die photo，晶片面積為 1mm x 1.4mm。LO 端輸入在量測時需外接 balun 和 bias-T 來輸入含直流的差動訊號，IF 為單端輸入，不需額外 偏壓，而 RF 在port 輸出訊號需外接 bias-T 來給 Vcc，port 則需 以電容將 DC 隔絕後，再做 termination。

(圖 3.21) SiGe BiCMOS 變壓器 rat-race 升頻混頻器 die photo (1mm x 1.4mm)

— 量測結果—

-20 -15 -10 -5 0 5 10

-24 -22 -20 -18 -16 -14 -12 -10 -8 -6 -4

ConversionGain(dB)

LO Power (dBm)

CG

(圖 3.22) Conversion Gain V.S. LO Power

-25 -20 -15 -10 -5 0 5 10

IF Power (dBm)

CG

(圖 3.23) Conversion Gain V.S. IF Power

-25 -20 -15 -10 -5 0 5 10 15 20

IF Power (dBm)

P_f1 P_2f1-f2

(圖 3.24) OP1dB & OIP3

0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8

IF Frequency (GHz)_fixLO

CG

(圖 3.25) Conversion Gain V.S. IF Frequency (fix LO)

6 8 10 12 14 16 18 20

RF Frequecny (GHz)_fix IF

CG

(圖 3.26) Conversion Gain V.S. RF Frequency (fix IF)

10 12 14 16 18 20 -50

-45 -40 -35 -30 -25 -20

LOtoRFIsolation(dB)

LO Frequency (GHz)

LOtoRFisolation

(圖 3.27) LO-to-RF Isolation V.S. LO Frequency

0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6

-35 -30 -25 -20 -15 -10 -5 0

IFtoRFIsolation(dB)

IF Frequency (GHz)

IFtoRFisolation

(圖 3.28) IF-to-RF Isolation V.S. IF Frequency

0 10 20 30 40 -20

-18 -16 -14 -12 -10 -8 -6 -4 -2 0

S(2,2)(dB)

Frequency (GHz)

S22

(圖 3.29) RF Return Loss

Process TSMC 0.35um SiGe BiCMOS Vdd/ Idd 3.5V / 11mA

Conversion Gain -8dB @ LO:-5dBm

OP1dB -7 dBm

OIP3 4 dBm

IF Bandwidth 0.9 GHz RF Bandwidth 11~19 GHz IF-to-RF Isolation -17 dB @ IF:100MHz LO-to-RF Isolation -40 dB @ LO:17GHz

RF Return Loss -11 dB @ RF:17GHz Chip Size 1 mm x 1.4 mm

(表 3.2) TSMC 0.35um SiGe BiCMOS 變壓器 rat-race 升頻混頻器

3.4.4 結果與討論

本晶片的主動電路是佈局在 rat-race 之外，主要是不希望影響被 動電路的電磁效應，雖然增加了些晶片面積。由(圖 3.22)看到 LO power 只需-5dBm，但轉換增益只有約-8dB，可能是 rat-race 輸出能量 損耗過大；由(圖 3.25)看到 IF 頻寬約為 0.9GHz，顯示微混頻器的寬 頻效果也是不錯的，而由(圖 3.26)看到混頻器 RF 的頻寬有 11GHz 到 19GHz，表示了 RF 端的變壓器型式 rat-race 相當寬頻；本電路的 OP1dB 和 OIP3 分別為-7dBm 和 4dBm，LO-to-RF 隔離度為-40dB，

表示輸出端的 rat-race 的確有消除 common mode 而增進隔離度的效 果，而輸出 return loss 在 RF 的頻寬(11GHz~19GHz)內均小於-10dB。

3.5 Transformer rat-race 應用在 RF 輸出端之升頻混 頻器實作(使用 TSMC 0.13um CMOS)

本電路使用了 TSMC 0.13um CMOS 製程技術，同樣實現 RF 為 17.1GHz，IF 頻率為 100MHz 的 Gilbert 升頻混頻器。RF 輸出端同樣 設計了變壓器型式相位反轉 rat-race 作為差動輸出轉換成單端輸出的 訊號合成器，但 TSMC 0.13um CMOS 製程的優點在於，它有八層金 屬可供使用，相較 0.35um SiGe BiCMOS 製程只有三層金屬，故可以 多層立體形式使 rat-race 縮小。而 IF 端則使用了傳統的 Gilbert 混頻

在文檔中 鼠徑分合波吉伯特混頻器及次諧波混頻器設計 (頁 41-0)