低電壓設計

在低電壓電路，導通開關與保持運算放大器的操作是困難的。若訊號的共模位 準為供應電壓的一半，開關有可能無法有效導通。在圖 3-1 顯示一個 CMOS 開關 (Transmission gate)，供應電壓和接地電位分別控制著 VGN和VGP。在標準的供應電 壓下，假設訊號的電壓接近零，只有NMOS 可導通；另一方面，若訊號的電壓接近 供應電壓，則只有PMOS 可以被使用。

圖3-1 CMOS 開關電路

然而，在低電壓的操作下此開關將無法有效導通。如圖 3-2 顯示開關在不同的

供應電壓下，0.18μm 製程的 CMOS 開關轉導值。圖 3-2(a)以及圖 3-2(b)分別為開關 操作於電源電壓1.8V 與 0.7V 時的轉導值，可以看到電源電壓下降至 0.7V 時，當訊 號的共模位準為供應電壓的一半 0.35V 時，不管是 NMOS 或 PMOS 的轉導值都太 小，開關是無法正常動作的。即使訊號是靠近供應電壓或接地電位，開關依舊會遇 到困難，例如傳輸速度或非線性、寄生電容等問題。

(a) 供應電壓為 1.8V (b) 供應電壓為0.7V 圖3-2 電壓電源與轉導關係圖

3.2.1 低臨界電壓製程

低臨界電壓製程[12]中，電晶體的臨界電壓變小，可以幫助設計者容易在低電壓 下設計。然而使用低臨界電壓製程，需要額外摻雜與光罩，將增加晶片製作的成本。

除此之外降低臨界電壓可能造成漏電流(leakage current)的增加。而在交換電容式電路 中，漏電流造成更多訊號相依的電荷流失，以至於諧波失真的產生，影響電路的解 析度。事實上容許供應電壓的下降有限，對於低電壓的設計也非真的能有所助益。

3.2.2 電壓增強技術

時脈訊號增強(Clock boosting)電路[13-14]被描繪在圖 3-3。時脈訊號增強電路是 將電晶體開關的控制驅動信號的電壓升高，有效地驅動NMOS 開關。當輸入時脈訊 號φ在高電位，M2 被導通因此電容 C 充電至接近供應電壓。M4 也在同時導通，使

得輸出訊號CLK 放電至接地電位。當φ在低電位，由於反轉器電容 C2將充電至兩個

2 p G,switch

V 2 V C

在低電壓下，靴帶式開關(Bootstrapped switch)是另一種解決問題的方法，被描 繪在圖3-4。當時脈相位為φ2 的期間，電容 Cb 預先貯存一個供應電壓 VDD，而同時 NMOS 電晶體的閘極接地。當時脈相位轉為φ1 時，NMOS 電晶體的閘極將達到一個 Vin+VDD的電位，VG將隨著Vin 的改變而改變，也就是說 NMOS 閘極至源極的 Vgs 電壓將維持在供應電壓 VDD。顯然地，這個技術的優點就是提供一個與訊號獨立的 導通阻抗，來降低諧波失真。

圖3-4 靴帶式開關電路

3.2.4 使用靴帶式開關為取樣開關電路

實現靴帶式開關實際的電路圖，如圖 3-5[15-16]。時脈在φ2 相位為 1 時(邏輯 1 代表電位為VDD；邏輯0 代表電位為 0)，開關 MN3 與 MP4 導通，使電容充電至 VDD。 同時取樣開關MNSW 的閘級因開關 MN3 導通而接地。而時脈相位轉為φ1 為 1 時，

起始電路開關 MN6S 被導通，因此也使得開關 MP2 因閘極到源極的電壓差為 VDD

而導通，並造成開關MP4 截止。同時因為節點 A 在先前的相位為接地電壓的電位，

故在此時保持一個接近接地的電壓的初值，造成節點G 的電壓為 VDD，也因此導通 了開關MN6 與 MN1。當開關 MP2 與 MN1 皆被導通後，在前一相位充電至 VDD的 電容將和輸入訊號串聯，並使得取樣開關 MNSW 的閘極與源極間產生一 VDD的壓 降。圖3-5 中的電晶體 MN1、MP2、MN3、MP4 與 MN5 相當於圖 3-4 的五個開關。

而其餘附加的電晶體，目的是為了改善電路可靠度的問題。

考慮最糟的情況，假設輸入訊號的電位為VDD，時脈在相位φ1 時，若是沒有開 關MN6S 作為起始電路，包括 MN6、MP2 將不會有隨後的動作，使得 MN1 被導通。

又在此情況下，節點A 與節點 B 的電位分別為 VDD與2VDD，因而節點G 的電壓亦 為2VDD，開關MP4 的閘極端接至 G 點使得其在φ1 期間有效的截止。同時節點 A 的 電位為 VDD，也造成 MN6S 的截止，這時 MP2 的閘極與源極間將產生一個-2VDD 的壓降。故在MP2 的閘極與節點 A 加入 MN6，使 MP2 的閘極與源極間的電壓可紓

緩至-VDD。在 MN5 旁邊串聯 MNT5，主要為了避免 MN5 閘極至汲極電壓在φ1 其 間達到2VDD。

圖3-5 靴帶式開關做為取樣開關之電路

靴帶式開關的暫態模擬圖，顯示在圖3-6。在 0.7V 的操作電壓下，輸入訊號的 振幅大小為248 mV、頻率為 25 KHz，與 0.5 MHz 的取樣頻率，正弦波輸入訊號有 效地被靴帶式開關傳輸。另外由圖中可知，節點G 的電壓在時脈訊號φ2 期間為 0，

而在時脈訊號φ1 期間電壓值恰好大於輸入訊號一個供應電壓。

圖3-6 靴帶式開關電路的暫態模擬圖