如圖92，此電路為傳統的偏壓產生電路，採此電路中搭配比較器與放大器做使 用。
圖92 偏壓產生電路
(b) 比較器
在此，比較器使用在判斷兩個類比訊號要轉換成數位輸出，電路架構第一級仍 然為差動放大器，加上第二級的精確判斷，藉由閂鎖(latch)架構讓電壓高低分開，
再送到輸出級。如圖 93，M5、M6、M13、M14 為 inverter 是用來加強比較器的輸 出訊號的響應速度，同時也當作驅動级。加了inverter 即可將 M2 和 M12 做小一點，
這樣可大大降低M2 和 M12 閘级上的寄生電容，所以響應速度會加快。而比較器應 用 在 回 授 電 路 中 的 兩 個 地 方 ， 一 個 是 做 為 控 制 脈 衝 寬 度 產 生 器 的 調 節 器 (modulator)，另一個是做為振盪和斜波產生器的遲滯比較用。
圖93 比較器電路圖
(c) 誤差放大器
圖 94 所示為誤差放大器，主要功用是過濾高頻訊號和適當的提供低頻增益。
低頻增益要夠大來補回外部電感電容所減少的，還會加上補償電路來提供相位邊界 使得整個迴路穩定。峰值電流模式最常見的補償方式為極零點補償，在放大器輸出 端加上串聯電容C 來達成補償效果。
圖94 誤差放大器電路圖
了LM317 做了一個簡單的濾波與穩壓電路來加強濾波整流，讓待測 IC 可以在一個 相對穩定的環境下工作。
圖95 (a)便是所採用的 LM317 穩壓電路，圖中 D1 的作用在於 Vin 電壓比 Vout 電壓還低時，防止C3 上之電流倒灌入 LM317 而引起晶片毀損，而 C2 之作用則在 於避免振盪的情形發生。為了進一步降低待測 IC 供應電源上的漣波，其輸入電壓 側需採用如圖95 (b)之濾波架構，其中容值最大之 C1 為電解電容，用以濾除低頻雜 訊，而容值最小之 C3 則必須以品質較佳之陶瓷電容或雲母電容為之，以有效濾除 高頻雜訊，至於容值較低之 C2 則大抵以鉭質電容為之。三組電容在電路板上之佈 局以儘量靠近待測IC 的 VDD 端及接地端為宜。
另外也須考慮到基底(Substrate)和電源雜訊由於數位切換雜訊耦合對壓控振盪 器造成抖動來源，佈局上基底雜訊的影響我們採用防護環(Guard ring)等技巧來解 決。
(a) LM317 穩壓電路 (b) 濾波架構
圖95 穩壓電路 4.3 智慧型控制晶片之電路設計
在第一年，本功率IC 提出如圖 96 所示之控制器結構方塊圖。串聯諧振轉換器 輸出電壓經過回授取樣後，進入回授放大器產生Aout訊號，此Aout之輸出分別送入 了 Vref產生器與單刀三擲切換電路，此二電路會因 Aout的變化，進行變頻率固定責 任週期或是固定頻率變責任週期的功能操作，產生週期訊號控制半橋式SRC 電路的 Power Mos 之充放電之動作來進行穩壓。Vref產生器會判斷為變頻率固定責任週期 或固定頻率縮減責任週期控制；另一方面 Vref 產生器與 Vpref 產生器分別將產生的 Vref與Vpref送入責任週期產生電路，進而產生週期信號送入半橋式SRC 電路。
無論為變頻率固定責任週期或固定頻率縮減責任週期控制，PWM 產生器產生 的上下橋訊號不具有空白時間(Dead Time)，故需經過空白時間產生器和 Driver
Circuit 後才能驅動上下橋開關。另外避免整體串聯諧振轉換器不越過諧振頻率操作 之考量，切換頻率範圍判斷與頻率調變器亦能鎖定最低頻率，其與最高頻率皆可被 使用者所設定。
責任週期調節電路
圖96 功率 IC 控制器之電路方塊圖
第二年，提出的柔性切換SRC 全橋式直流/交流轉換器如圖 97 所示，重點為全 轉換器架構內的電壓控制振盪器(VCO)與邏輯控制電路。電壓控制振盪器必須產一 個穩定頻率範圍的要求在 0 ~ 200KHz 左右。邏輯控制電路則以 VCO 的信號為核 心，分別將此訊號作邏輯運算，而對四個功率元件 S1、S2、S3、S4 做開關控制，
使所有功率開關元件均可運作在零電流且/或零電壓。本控制晶片預計可產生四個變 頻訊號SS1、SS2、SS3、SS4 來控制全橋式變頻器功率級的四個開關元件 S1、S2、
S3、S4。設計流程，請參考圖 98。
圖97 柔性切換 SRC 全橋直流/交流轉換器
圖98 IC 設計流程圖