4-1 前言
在先前的實驗中，由於C60薄膜的厚度高達50 nm，所以在操作電壓範圍內
(VG=-20 V~VG=20 V)所觀察到的電容遲滯效應主要是由氧離子移動所貢獻，而非 本來所預期由電荷注入所造成的。另外，由於相對較厚的C60薄膜，記憶體電容 需要較高的操作電壓且整體的操作速度偏慢，而觀察到的endurance 也低於一般 非揮發性記憶體所需的規格。為了改善上述的缺點，我們首先嘗試將C60薄膜的 厚度做微縮，並預期能在微縮後的元件中觀察到電荷注入所造成的效應。
4-2 實驗部分
主要的實驗步驟皆與 3-2-2 節中所敘述的相同。在 p-type 矽晶圓做完 RCA clean 後即利用垂直爐管成長 4 nm 的二氧化矽做為穿隧氧化層，之後利用熱蒸鍍 的方式沉積厚度約20 Ǻ 的 C60，並隨即利用電子槍蒸鍍的方式覆蓋一層4 nm 的 二氧化矽做為保護C60薄膜用。最後利用PECVD 沉積厚度 11 nm 的 TEOS oxide 做為控制氧化層並透過影遮罩沉積鎳金屬做為上電極並完成元件。值得注意的 是，由於這次沉積所需的C60厚度相對較薄，所以在抽真空時會將腔體內壓力先 抽到低於2×10-6 torr，並在開 shutter 前先多等待一些時間，以期 C60能有較穩定 的鍍率且鍍出來的薄膜品質能較好。
4-3 實驗結果
A. C-V double sweep
圖 4-1 為不同電壓範圍下的 C-V 電容遲滯曲線，其中主要可以分成兩個電壓 區間且表現出不同的特性。從圖中可以看到，當操作電壓範圍還落在VG=+-2 V 間時，因為操作電壓相對還小，所以觀察到的遲滯現象幾乎可以忽略，但隨著電 壓範圍的增加，電容遲滯曲線的記憶窗會以順時針的方向逐漸打開，並在VG=+-6 V 的操作電壓範圍造成 ΔVFB=3.06 V 的記憶窗大小，而這一部分的特性與先前
-6 -3 0 3 6
-20 -15 -10 -5 0 5 10 15 20 -3
-2 -1 0 1
Δ V
FB(V)
Vp(V)
Stress time= 1 s Stress time=1 ms
圖4-2 厚度為 20 Ǻ 之 C60浮動閘極電容之ΔVFB對stress 電壓關係圖 B. 變電壓長時間 stress
圖4-2 為透過上電極施加不同大小的偏壓後，ΔVFB對stress 電壓的關係圖。
其中施加偏壓的時間則固定為1 ms 或 1 s。從圖中可以看出，不論 stress 時間的 長短，當20 V >VG>3 V 時，並不會造成明顯的 ΔVFB，且觀察到的ΔVFB會略小 於零。另一方面，若VG為負且<-3 V 時，ΔVFB會先往正的方向增加並在特定電 壓達到飽和後便開始減少，最後ΔVFB的值則會變為負值並飽和。對於偏壓時間 為1 ms 的情形，ΔVFB的最大值會落在Vstress=-16 V，且其值為 ΔVFB=0.87 V，而 ΔVFB在之後則隨著電壓絕對值的增加而遞減。而對於tstress=1 s 的情形，ΔVFB的 反曲則發生在Vstress=-9 V 的位置，且 ΔVFB的最大值為ΔVFB=1.07 V，之後其亦 會持續遞減並在Vstress=-17 V 時達到飽和，此時的 ΔVFB= -2.06 V。在這個量測中，
我們驗證了ΔVFB反曲的發生，且同時觀察到隨著施加偏壓時間的增加，反曲會 提早發生且反曲後因為電荷注入所造成的ΔVFB遞減亦會加劇，而這可以透過注 入電荷量的增加來做解釋。
10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 101 C. Pulse program or erase
圖 4-3(a)、(b)分別是在 Ve<0 與 Ve>0 的條件下，不同 pulse width 對 ΔVFB的
0 20 40 60 80 100 120
D. Retention圖 4-4 為 ΔVFB對 retention time 的關係圖，其中我們是先利用 Vp=-15 V, 揮發維持能力有著很明顯的衰退，這樣的結果我們可以利用厚度與retention 時殘 存在C60薄膜中的去極化電場之間的關係來解釋。若用電容串聯的模型來描述我
其中VG為加在上電極的電壓，VF為落在C60上的跨壓，而VINS則為落在穿
E. Endurance
圖 4-5(a)為 Vp=-15 V、Ve=20 V 且 tstress=1 s 時 VFB對P/E cycles 的關係圖。
100 101 102 103 需的週期被大幅的減少，所以endurance 測試的效率可以被有效的提升。另一方 面，因為P/E cycle 的條件不再那麼嚴苛，所以在 P/E cycle 的過程中，在氧化層 與 C60 薄膜中所造成的缺陷在某種程度上也會減少，所以元件所表現出來的 endurance 特性也會較好，因此在多達 1×104次的P/E cycle 中，不論是哪個狀態 所貢獻的記憶窗大小都沒有明顯的衰退，而在第1×104次時的ΔVFB仍能有1.23 V 的大小。
圖5-1 PVK 結構示意圖