C 60 浮動閘極結構電容與氧離子移動模型 - 以巴克球作為浮動閘極之有機非揮發性記憶體

3-1 前言

關於 C60的研究有許多皆是注重於其本質的物理或化學性質，在半導體應用的方面則相對較少。在這個章節中，我們嘗試利用熱蒸鍍的方式將C60粉末沉積在二氧化矽上並製作成浮動閘極結構，利用材料或電性分析來探討其應用於非揮發性記憶體的可能性。

3-2 實驗部分 3-2-1 C60薄膜製作

在正式製作成元件前，初步的薄膜特性分析是需要的。由於實驗室之前並沒有沉積C60薄膜的經驗，所以在使用熱蒸鍍法並配合石英振盪器來製作薄膜前有幾個參數需要先確定，其分別是C60的密度、聲速阻抗(acoustic impetance)與蒸鍍機台的tooling factor。其中 C60的密度為1.72 g/cm³是由SES research 所提供，

聲速阻抗則是參考 S. Tin 與 A. Lal 的研究[28]並使用 3.58 MRayl，而 tooling factor 則因為機台本身是新採購的且尚未校準，故先當作是 1。在經過標準清洗後，先將 p 型矽基板固定於蒸鍍載台上並抽真空使背景壓力降至 4×10^-6 torr 以下，之後則固定10 A/min 的速率緩緩將 power 加至 110 A 並靜置三到五分鐘做預蒸鍍的動作來去掉C60粉末表面可能有的汙染，接著則打開蒸鍍源與矽基板間的遮罩並用石英震盪器來做厚度的監控來完成C60薄膜的沉積，最後再將沉積完的薄膜拿去做厚度或橫截面分析，整體流程如圖3-1 所示。

圖3-1 C60薄膜分析流程圖

3-2-2 C60浮動閘極記憶體製作

圖 3-2(a)、(b)分別為 C60浮動閘極記憶體的結構與製程示意圖。首先，利用標準清洗製程(standard clean，STD)將 p 型矽基板上的汙染物洗去並利用國家奈米中心中的垂直爐管用乾氧化的方式在矽晶圓表面成長出厚約4.5 nm 的二氧化矽做為穿隧氧化層，接著用章節3-2-1 所述的方式沉積厚度約為 50 nm 的 C60。為了避免長期暴露在空氣中所造成的薄膜品質劣化，當C60沉積完成並破真空之後，我們隨即接著下一道製程，將其載入電子槍蒸鍍系統的腔體並抽至高真空的環境同時利用熱蒸鍍的方式在C60上覆蓋了一層約4.5 nm 的二氧化矽用來防止後續電漿製程對C60薄膜的傷害。接著我們利用電漿輔助化學氣相沉積的方式並以四乙基正矽(TEOS)為反應物沉積 11 nm 的二氧化矽做為控制氧化層。最後我們利用影遮罩(shadow mask)並用真空濺鍍的方式鍍上厚約 100 nm 的鎳金屬來做為上電極，並完成整個元件結構的製作。其中厚度校準的部分，二氧化矽薄膜是利用N-K 做厚度量測，而 C60薄膜則因沒有相關的參數，所以只能利用石英震盪器的讀數配合 P-10 量測藉由撕掉在控片上的真空膠帶所造成的厚度落差來做厚度估計，而精準的厚度則可藉由穿透式電子顯微鏡拍出的結構剖面圖測得。

(a) (b)

圖3-2 C60浮動閘極記憶體的(a)結構與(b)製程示意圖

3-2-3 材料與分析儀器 A. C60粉末

實驗中所使用的 C60粉末是向 SES research 所購買的，為經過純化且純度達99.9 %以上外觀呈黑色的粉末，其相關的特性或規格如表 2-2 所列。

B. 熱蒸鍍系統(Thermal Evaporator)

實驗中用來製作 C60薄膜的熱蒸鍍系統是由交通大學電子工程研究所三維積體電路實驗室所提供，型號為ULVAC 的 VPC 蒸鍍機系列，外觀如圖 3-3 所示。

其結構主要可分為三個部分，分別是蒸鍍腔體(evaporation chamber)、真空系統 (vacuum system)與直流電源加熱系統(DC power supply)。其中真空系統是由油迴轉幫浦(rotary pump)與油擴散幫浦(diffusion pump)所組成，且可藉由三向閥來控制各管線與蒸鍍腔體間的連通。正常操作下，可先利用油迴轉幫浦將蒸鍍腔體內的壓力抽至5×10^-2torr，接著再利用擴散幫浦將腔體背景壓力抽至 4×10^-6torr 以下，整個過程約2~3 個小時且若使用液態氮做冷卻，則抽氣效率可以更高。另外直流電源加熱系統是由外接的兩台電源供應器和與其對應的三個加熱源所組成，

其中A 與 B 加熱源共用一台電源供應器與接地端，而 C 加熱源為另外獨立的，

所以最多可以同時加熱兩種靶材並使其揮發，達到共蒸鍍的效果。至於蒸鍍腔體除了加熱源與被固定的晶舟外，在晶舟與晶圓載台間設有擋板，可透過手動來控制蒸鍍的開始與結束，而監測膜厚用的石英震盪器位在靶材的揮發路徑上，其 tooling factor(蒸鍍載台上的膜厚÷石英震盪器上的膜厚×100%)則固定預設為 1。

圖3-3 VPC 蒸鍍系統之外觀

C. 雙電子槍蒸鍍系統(Dual E-Gun Evaporation System)

圖 3-4 為交通大學奈米中心雙電子槍蒸鍍系統的外觀，其型號為 ULVAC

EBX-10C。其製程腔體可放置四吋或六吋晶片，而兩個電子槍蒸鍍源則分別有其對應的電源供應器，可各自做獨立的功率或電子束調控，所以也可以做共蒸鍍的動作，至於其抽氣系統則是由一組油迴旋幫浦與低溫幫浦所組成。為了讓蒸鍍靶材有足夠長的平均自由徑，腔體的背景壓力須維持在4×10^-6torr 以下，另外若需要更高的薄膜潔淨度或品質則可以藉由刻意延長抽真空的時間來完成。

D. 電漿輔助化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition)

圖 3-5(a)為國家奈米元件實驗室的電漿輔助化學氣相沉積系統(PECVD)，其廠牌與型號為Oxford 100 PECVD cassette system，適用的晶圓尺寸為六吋。如圖所示，其是由兩個製程腔體、一個載入腔體(load lock chamber)與一個傳遞腔體 (transfer chamber)所組成，而晶圓在各腔體間的傳遞移動是靠機械手臂的動作來完成。製程腔體1 內可以做 SiOx 與 SiNx的沉積，而製程腔體2 則是利用四乙基正矽酸鹽(TEOS)為原料來做 SiO2的沉積，其所用的反應式為Si(C2H5O)4 + N2O (or O2)→SiOX+H2+COX+N²。至於載入腔體則如3-5(b)所示，內部裝有紅外線感測裝置，可自動偵測晶圓編號與擺放位置。

圖3-4 雙電子槍蒸鍍系統外觀圖

(a)

(b)

3-2-4 分析儀器 A. N&K 薄膜測厚儀

在我們的元件中，除了 C60薄膜外，大部分的厚度皆是透過國家奈米元件實驗室的N&K 薄膜測厚儀來做量測與校準。其工作原理是透過量測薄膜的吸收與反射光譜來反推薄膜的厚度，目前可用的資料庫包含矽化合物、鍺化合物、金屬與常見的Ⅱ-Ⅵ或Ⅲ-Ⅴ族化合物，而需要的基板大小則至少要大於 5 cm x 5 cm。

圖3-5 (a) 電漿輔助化學氣相沉積系統與其 (b) 載入腔體外觀

B. P-10 表面輪廓儀

本實驗所用到的 P-10 表面輪廓儀是由國家奈米元件實驗室所提供，其主要是利用探針的掃動來量測表面的高低起伏，在經過校正的情況下可以提供短距離垂直方向上高達1 Ǻ 的解析度或長達 60 mm 掃描範圍內的表面輪廓。其所提供的掃描頻率有50、100 與 200 Hz 等三種，且可在單次掃描記下 5000 點的資料，

可以適度地減少量測上的誤差。因為它量測的是表面的起伏輪廓，而不受限於待測物的材質，所以配合利用真空膠帶或鋁箔所刻意形成的階梯狀落差，P-10 表面輪廓儀可用來做各種材質薄膜厚度的估計。

C. 場發射掃描穿透式電子顯微鏡(STEM)

實驗中各層鍍膜精準的厚度量測是透過場發射掃描穿透式電子顯微鏡(field

emission scanning transmission electron microscope, STEM)來拍攝的元件剖面圖而完成的。其原理是透過高能電子束在穿過不同材質薄膜時會發生散射，而散射後的電子經過複雜的電磁透鏡與光圈組合後會被收集並在螢光板上成像，所形成的黑白對比影像可以用來觀察薄膜的微結構與結晶情形。常見的成像解析度公式是

. .

A N

R₌ Kλ，其中R 為解析度、K1為系統常數、λ 為波長而 N.A.則為數值孔徑(numerical

aperture，N.A.)。根據這個公式，由於高能的電子擁有極短的波長，所以 STEM 的成像解析度甚至可達1 Ǻ。另外，透過附加的能量散射光譜儀(energy dispersive spectrometer，EDS)，我們可以定性的完成極小區域內的化學組成分析，但值得注意的是對於碳或氧等較輕的元素其偵測能力較差。

D. 電性分析

本實驗中所做的 C-V 量測皆是透過 Agilent 4284 precision LCR meter 完成，

而變電壓長時間的stress 則是透過 Agilent 4156 precision semiconductor parameter analyzer 來完成，至於寬度小於 1ms 的電壓脈衝則是透過 Agilent 8110A pulse generator 來做輸出。

3-3 實驗結果

DC current supply

272 280 288 296

520 528 536 544

B. TEM 分析

圖3-8(a)、(b)為 C60薄膜的TEM 剖面圖，其中層狀結構中最右下角部分為單晶矽，接著為穿隧二氧化矽、C60與覆蓋於其上的熱蒸鍍二氧化矽。從圖中可以明顯看出基板中矽原子具有整齊的單晶排列，而其餘各層的原子則呈現非晶相的混亂排列，且各層薄膜間皆具有很薄的一層介面層，另外利用TEM 剖面圖所估計出的C60薄膜與二氧化矽薄膜厚度則分別為50 nm 與 4.5 nm。

0 10 20 30

0 30 60 90

Atom ic percentage(% )

depth(nm)

Si O C

圖3-7 各元素在 C60薄膜中不同深度位置之組成百分比

(a) (b) 圖3-8 C60薄膜的TEM 剖面圖

C. EDS 分析

為了更清楚的了解氧在整個薄膜中的縱深分佈，在拍TEM 剖面圖的同時，

我們也對試片做了EDS 分析。圖 3-9(a)、(b)分別為 EDS 的分析結果與縱深分析方向示意圖。其中在兩端有較明顯的矽元素訊號的位置分別對應到的是上下兩層的二氧化矽，而中間位置矽訊號的來源則很可能與 ESCA 分析時類似，是 TEM 試片製作時來自於單晶矽基板本身的汙染，另外由於 EDS 分析時，電子束也會激發到附著在周遭腔體的汙染物，所以會有鉑或銅等元素的雜訊。由於 EDS 分析本身的限制，其對於原子序 11 以下的元素的敏感度可能會略差，所以碳或氧與矽之間的比較會較不具意義，但從中可以知道的是氧在C60薄膜中的分佈還算均勻，並不會有某些特定位置具有較高濃度的情況發生。

(a)

圖3-9 (a)C60薄膜EDS 分析結果與(b)分析位置示意圖

10

⁴

10

⁵

10

⁶ D. 介電常數(Permittivity)萃取

圖 3-10 為萃取出的 C60介電常數對頻率所作之圖。我們使用的萃取方法是在不同頻率下測量含有 C60的電容還有與其對應的控制結構在 accumulation region 時的電容值，並利用串聯電容的模型，將C60薄膜本身所貢獻的電容值求出，最其值為 14.63，而這樣的現象則可以用 B. Pevzner 所提出的 impurity-induced polarization[30]來解釋，同時也再一次的印證了 C60薄膜中氧的存在。

-10 -5 0 5 10 0.0

1.0x10^-11 2.0x10^-11 3.0x10^-11

C(F)

V

(V)

V= 12 V~-10 V V=-10 V~ 12 V V= 4 V~ -2 V V= -2 V~ 4 V

圖3-11 C60浮動閘極結構的電容遲滯曲線 3-3-2 順時針電容遲滯效應之分析

圖 3-11 為 C60浮動閘極結構的電容遲滯曲線。從中可以看到當電壓維持在 VG=-2 V~4 V 的範圍內來回掃動時，因為電容被施加的電壓與電場還小，電容的平帶電壓約略落在VFB=-1 V 左右的位置且不隨掃動方向改變而移動。但當電壓

在文檔中以巴克球作為浮動閘極之有機非揮發性記憶體 (頁 34-53)