本 章 節 將 介 紹 一 個 利 用 LO 端 線 性 提 升 技 術 (LO boosting linearization technique)之 Ka Band 混頻器，設計的 RF 頻率為 38 GHz，LO 頻率為 34.5 GHz，
IF 頻率為 3.5 GHz，為了達到較高的線性度與轉換增益，我們透過在 LO 端使用 transformer-based balun 與 Matching Inductor，利用 65-nm 1P9M 互補式金屬氧化 物半導體製程(Standard 65-nm 1P9M CMOS process)來實現此電路設計。在 38 GHz 時，Vg 為 0.5 V，可變電容之電晶體偏壓 0.2 V，在 LO 功率為 8 dBm 時模擬的 轉換增益約為-8.6 dB，IP1dBm 約為 5.5 dBm，OP1dB 約為-4.118 dBm，整體功耗 為 0 W，整體晶片佈局面積為 0.58 mm * 0.57 mm。
3. 1 簡介
升頻混頻器主要是在發射端把基頻訊號升至高頻才由天線發射出去，為三端 元件，理想下輸出頻率為兩個輸入頻率的差或和值，在升頻混頻器中，輸入訊號 為 IF 基頻訊號和 LO 本地震盪源訊號，混頻後得到 RF 訊號。
混頻器主要分主動混頻器和被動混頻器，主動混頻器較被動有較高的轉換增 益，可在較低的 LO 功率推動下達到想要的運作結果，但其必須犧牲直流功耗且 在頻寬和線性度的表現上不如被動混頻器來的佳，而被動混頻器的轉換增益不如 主動，但相對的擁有較寬的頻寬和較好的線性度，且無直流功耗。
混頻器架構主要分單端輸入輸出(Single-Ended)、單端平衡(Single-Balance)和 雙端平衡(Double-Balance)三種架構，由於本次設計沒有特別針對隔離度(Isolation) 做設計，則使用隔離度最佳的雙端平衡架構。另外本次架構參考文獻[12]，使用 Fundamental 架構並在 LO 端加上可變電容，研究在 65-nm CMOS 製程下是否利 用 LO 端線性提升技術具有和其他製程相同的效用，圖 3-1 為本次電路的架構，
紅色部分(Transformer-based balun 和 LO 端電感)，與文獻[12]的不同處，在設計
時發現使用其他種 Transformer-based balun 和加上匹配電感會影響整體特性，故 試著去調整這些元件以提高電路效能。
本章節將利用標準 65-nm CMOS 製程，設計一 IF 頻率為 3.5 GHz，RF 頻率 為 38 GHz 的混頻器。
VGS
LOin
RFout
IFin + IFin
-C bypass
Transformer-based balun
Marchand balun
V
MOS圖 3-1 以 Fundamental+Varactor 為基礎改良之被動式基礎混頻器架構圖
3. 2 利用 LO 端線性提升技術之 38 GHz 被動基礎混頻器設計 3.2. 1 電晶體尺寸和偏壓選擇
首先將電晶體閘極偏壓和 Varactor 偏壓設為 0 V 以此排除不同偏壓的變因，
本次設計模擬環境: LO 頻率設 34.5 GHz，IF 頻率設 3.5 GHz。首先，我們先決定 電晶體 Channel Length 大小，在電晶體寬度 2 um 下模擬 0.13 um、90 nm 和 65 nm 長度的電晶體，在不同 LO 驅動功率下的轉換增益，從圖 3-2 到圖 3-4 中的模 擬能明顯觀察出 65 nm 長度下的轉換增益最大，故選擇該長度尺寸做為設計，接 著，我們尋找不同電晶體寬度去模擬在不同 LO 驅動功率時的不同尺寸下，LO 驅 動功率要打到多少時轉換增益接近飽和，以及哪個尺寸在此 LO 驅動功率時有最 大轉換增益，如圖 3-5 到圖 3-7，接著在適當的 LO 驅動功率下，模擬一定的 RF 頻率範圍，哪個尺寸有最大轉換增益及最平緩(頻寬最大)的特性，如圖 3-8 到圖 3-10，最後根據圖 3-5 到圖 3-10 的模擬結果，觀察到在 2*8, 4*4, 6*2 這三種尺寸 下有最大轉換增益及不錯的頻寬特性。接著我們在 LO 端 balun 輸出後到電晶體 閘極端之間給偏壓的方式，模擬不同電晶體閘極偏壓下的轉換增益，由圖 3-11 得 知在偏壓為 0.4 到 0.6V 時有最大轉換增益，接著重複沒加偏壓時的步驟，分別模 擬 LO 功率和頻寬圖，如圖 3-12 到圖 3-17 所示，並模擬在不同 IF 輸入功率下 RF 的輸出功率，找出 OP1dB 點，為圖 3-18 到圖 3-20。經過綜合比較結果，2*8 尺 寸下有最大轉換增益、最大 OP1dB 及不錯的頻寬特性，故選擇之當作電晶體尺 寸。另外為了維持一定的轉換增益和較佳的 OP1dB，由圖 3-18 的模擬結果，將 LO 驅動功率定在 8 dBm。
0 1 2 3 4 5 6 7 8 9 10
Conversion Gain (dB)
LO_pow (dBm) LO Freqency = 34.5 GHz
IF Freqency = 3.5 GHz IF Power = -15 dBm
Conversion Gain (dB)
LO_pow (dBm) LO Freqency = 34.5 GHz
IF Freqency = 3.5 GHz IF Power = -15 dBm
圖 3-3 電晶體長度 90 nm，不同指差數下的轉換增益對 LO 驅動功率作圖
0 1 2 3 4 5 6 7 8 9 10
Conversion Gain (dB)
LO_pow (dBm) LO Freqency = 34.5 GHz
IF Freqency = 3.5 GHz IF Power = -15 dBm
Conversion Gain (dB)
LO_pow (dBm) LO Freqency = 34.5 GHz
IF Freqency = 3.5 GHz IF Power = -15 dBm
圖 3-5 電晶體寬度 2 um，不同指差數下的轉換增益對 LO 驅動功率作圖
-15 -10 -5 0 5 10 15
LO Freqency = 34.5 GHz IF Freqency = 3.5 GHz IF Power = -15 dBm
Conversion Gain (dB)
LO_pow (dBm)
LO Freqency = 34.5 GHz IF Freqency = 3.5 GHz IF Power = -15 dBm
Conversion Gain (dB)
LO_pow (dBm)
20 25 30 35 40 45 50
IF Freqency = 3.5 GHz IF Power = -15 dBm LO Power = 8 dBm
Conversion Gain (dB)
RF Frequency (GHz) MOS Size = 2um x 2f
IF Freqency = 3.5 GHz IF Power = -15 dBm LO Power = 8 dBm
Conversion Gain (dB)
RF Frequency (GHz) MOS Size = 4um x 2f
20 25 30 35 40 45 50
IF Freqency = 3.5 GHz IF Power = -15 dBm LO Power = 8 dBm
Conversion Gain (dB)
RF Frequency (GHz) MOS Size = 6um x 2f
LO Freqency = 34.5 GHz IF Freqency = 3.5 GHz IF Power = -15 dBm MOS size = 2um x 8f
Conversion Gain (dB)
Vg (V)
-15 -10 -5 0 5 10 15
LO Freqency = 34.5 GHz IF Freqency = 3.5 GHz IF Power = -15 dBm
Conversion Gain (dB)
LO Power (dBm)
MOS Size = 2um x 2f
LO Freqency = 34.5 GHz IF Freqency = 3.5 GHz IF Power = -15 dBm
Conversion Gain (dB)
LO Power (dBm)
MOS Size = 4um x 2f
-15 -10 -5 0 5 10 15
LO Freqency = 34.5 GHz IF Freqency = 3.5 GHz IF Power = -15 dBm
Conversion Gain (dB)
LO Power (dBm)
MOS Size = 6um x 2f
IF Freqency = 3.5 GHz IF Power = -15 dBm LO Power = 8 dBm
Conversion Gain (dB)
RF Frequency (GHz) MOS Size = 2um x 2f
20 25 30 35 40 45 50
IF Freqency = 3.5 GHz IF Power = -15 dBm LO Power = 8 dBm
Conversion Gain (dB)
RF Frequency (GHz) MOS Size = 4um x 2f
IF Freqency = 3.5 GHz IF Power = -15 dBm LO Power = 8 dBm
Conversion Gain (dB)
RF Frequency (GHz) MOS Size = 6um x 2f
-20 -15 -10 -5 0 5 10 15 20
IF Freqency = 3.5 GHz LO Freqency = 34.5 GHz MOS Size = 2um x 8f
Conversion Gain (dB)
IF Power (dBm) LO Power = 0 dBm
IF Freqency = 3.5 GHz LO Freqency = 34.5 GHz MOS Size = 4um x 4f
Conversion Gain (dB)
IF Power (dBm) LO Power = 0 dBm
-20 -15 -10 -5 0 5 10 15 20 -20
-15 -10 -5 0
IF Freqency = 3.5 GHz LO Freqency = 34.5 GHz MOS Size = 6um x 2f
Conversion Gain (dB)
IF Power (dBm) LO Power = 0 dBm
LO Power = 3 dBm LO Power = 6 dBm LO Power = 9 dBm LO Power = 12 dBm
圖 3-20 電晶體尺寸 6 um*2 f，不同 LO 驅動功率下的轉換增益對 IF 功率作圖
3.2. 2 RF 端 Marchand Balun 和匹配電感設計
在 RF 端我們需要一個 Marchand Balun 將由電晶體送出的訊號合成單一訊號 送出，Marchand Balun 是由四段四分之一波長的傳輸線組成，利用訊號走四分之 一波長相位差 90°的原理，將原本相差 180°振幅大小相同的訊號作合成，耦合方 式有分上下耦合(Broadside Coupling)和邊緣耦合(Edge Coupling)，雖然邊緣耦合的 耦合程度較大，可以減少訊號損失，但要較大的面積，兩者考量下選擇上下耦合，
耦合程度受製程中兩層金屬間的距離而有所限制，Marchand Balun 的電磁模擬模 型標示在圖 3-21。
圖 3-21 Marchand balun 3D 圖
以下設計一個 RF 端的 Marchand Balun，由於 Balun 是利用訊號走四分之一 波長相位差 90 度的特性，還有碰到短路端會全反射回來並產生反相位訊號，碰 到開路端會全反射回來並產生同相位訊號的原理，讓輸入的訊號分成兩個相同大 小相差 180 度的訊號，所以先設計在 38 GHz 下四分之一波長的傳輸線，繞成電 感狀，而 Marchand Balun 有分上下耦合和邊緣耦合，雖然邊緣耦合的損耗較低但 面積過大，使用上下耦合，受製程下兩個不同金屬層的距離限制會有較大的損耗，
圖 3-22 到圖 3-26 為模擬單獨 Marchand Balun 的特性。
圖 3-27 和圖 3-28 為將 Marchand Balun 的 EM 檔代入電路後的整體模擬，
Marchand Balun 的損耗造成 Conversion Gain 降低導致 OP1dB 下降，電感性也造 成頻寬往低頻飄移，則在進入電晶體前用一對並聯電感做匹配，將 OP1dB 提升和 頻寬調回 38 GHz 處，經模擬結果 OP1dB 可維持在原來的理想情況上。
freq (1.000GHz to 50.00GHz)
S(1,1)S(2,2)S(3,3)
S(1,1)
S(2,2) S(3,3)
Frequency (38 GHz)
圖 3-22 RF 端 Marchand Balun 反射係數 Smith 圖
0 5 10 15 20 25 30 35 40 45 50 55 60 65 70 -20
-18 -16 -14 -12 -10 -8 -6 -4 -2 0
Return Loss (dB)
Frequency (GHz) S(1,1)
S(2,2) S(3,3)
圖 3-23 RF 端 Marchand Balun 反射係數模擬圖
0 5 10 15 20 25 30 35 40 45 50 55 60 65 70 -60
-50 -40 -30 -20 -10 0
Insertion Loss (dB)
Frequency (GHz)
S(2,1) S(3,1)
圖 3-24 RF 端 Marchand Balun 注入損耗模擬圖
0 5 10 15 20 25 30 35 40 45 50 55 60 65 70 100
110 120 130 140 150 160 170 180 190 200
S(2,1) and S(3,1) Phase Difference
Phase Difference(Degree)
Frequency (GHz)
圖 3-25 RF 端 Marchand Balun 輸出相位差模擬圖
0 5 10 15 20 25 30 35 40 45 50 55 60 65 70 -60
-50 -40 -30 -20 -10 0 10
S(2,1) and S(3,1) Insertion Loss Differencc
Insertion Loss Difference (dB)
Frequency (GHz)
圖 3-26 RF 端 Marchand Balun 振幅誤差模擬圖
-20 -15 -10 -5 0 5 10 15
LO Freqency = 34.5 GHz IF Freqency = 3.5 GHzPre-sim(CG) Pre-sim(Pout) RF Balun(CG) RF Balun(Pout)
RF Balun + Inductor(CG) RF Balun + Inductor(Pout) Conversion Gain (dB) & RF Output Power (dBm)
IF Power (dBm)
圖 3-27 RF 端 Marchand Balunm 與匹配電感帶入前後 OP1dB 整體特性變化 IF Freqency = 3.5 GHz
Conversion Gain (dB)
RF Frequency (GHz)
Pre-sim RF Balun
RF Balun + Inductor
圖 3-28 RF 端 Marchand Balunm 與匹配電感帶入前後 RF 頻寬整體特性變化
3.2. 3 LO 端線性提升技術
被動混頻器為高線性及零直流功耗，但轉換增益低，因此需要增益大的低雜 訊放大器(LNA)和功率放大器(PA)，因此有論文提出了 Non-Linear Transmission Line (NLTL)技術，重塑 LO 波形以改善轉換增益、線性度和雜訊。
在被動混頻器設計中，電晶體閘極端的波形大大影響整個混頻器的特性，在 文獻[17]中提到使用如圖 3-27 的架構在 LO 端進電晶體前，由數學推論和實際模 擬結果可得電感與電容值將影響 LO 端的波形振幅大小，而在文獻[17]中則提到，
使用類似圖 3-27 相同的架構，可變電容在不增加 LO power 情況下能最佳化波形，
而電感用來阻抗匹配，將 NTNL 輸入端的波形改變成更大擺幅和更窄脈衝的特性，
而在該論文中在相同 LO 驅動功率下，從模擬結果可看出，轉換增益提升了 2.2 dB，同時 IP1dB 也提升了 3 dBm，驗證了 LO 端波形與混頻器特性有相對應的關 係。
C(V1) C(V2)
L1 L2
圖 3-29 用來重塑 LO 波型的 NTNL 架構
在文獻[11]中，詳細分析了可變電容的操作過程，如本論文中的圖 3-28 所示，
Hold 時輸入開關打開，取樣輸入電壓在閘極，在 Boost 時源極轉成大電壓 Vpull，
把負電吸引走減少 gate 到 bulk 的電容，造成閘極電壓上升。當 LO 電壓增加時，
可變電容容值降低，儲存的電荷流出增加閘極電壓，反之則降低，且由於高閘極 電壓時有較低的可變電容容值，使波形上高下低形成更窄脈衝，更高的 LO 擺幅 降低了電晶體的導通電阻，減少損耗增加轉換增益，也減少雜訊也增加電晶體在 較大輸入訊號下的導通能力，進而改善線性度，並減少電晶體導通的時間，增加 差動增益。
G S
B
G S
B
G S
B Vpul
Track Hold BoostVg
t
圖 3-30 可變電容操作流程
由於在不同製程不同架構與不同頻段下的混頻器設計中，使用 NTNL 技術的 效果差異大，則這次就研究在 38GHz 頻段 65-nm CMOS 製程的 Fundamental 架 構下，使用 NTNL 效果如何，而本次使用單節 NTNL，單節 NTNL 比多節要更減 少面積與有較小的損耗。
3.2. 4 LO 端 Marchand Balun 與 Transformer-based Balun 模擬比較
(a) (b) (c)
圖 3-31 Balun 3D 圖(a)傳統 Marchand-type balun (b)1:1 Transformer-based balun (c) 1:2 Transformer-based balun
設計多種 Transformer-based balun 搭配不同的匹配電感去比較其特性，例如 圖 3-31 中的三種 Balun，尋找線性度比傳統 Marchand Balun 更佳的組合。
模擬環境: LO 驅動功率為 8 dbm，IF 頻率為 3.5 GHz，LO 頻率為 34.5 GHz，
RF 頻率為 38 GHz，閘極偏壓為 0.5 V，RF 端為 Marchand Balun 的電磁模擬，LO 端為各種不同架構的 Balun 的電磁模擬，其他部份為理想模型。
從圖 3-32 和圖 3-33 可看出，此種結構的 Transformer-based balun 特性與 Marchand Balun 差不多，可由閘極偏壓(Vg)去調整，且前者受匹配電感的影響較 大，而由圖 3-34 可看出，使用 Double turn 1:2 transformer-based balun，也就是輸 出兩端那圈的電感比輸入端的電感值大兩倍的雙層結構下，能在比原本較小的匹 配電感下得到比 Marchand Balun 更好的線性度，犧牲的增益在可接受的範圍內。
由於混頻器設計上，電晶體的閘極端振福大大影響了整個混頻器的特性，我 們可藉由觀察振幅大小與線性度的相關性來決定 LO 端的設計，圖 3-35 為 LO 端 使用不同匹配電感時，當電感為 0.2 nH 時，所對應的 OP1dB 也最大，相對應的 波形振福也最大，維持一個正比的關係。