DRAM 的结构与使用方法
6.4 同步 DRAM
● 6.4.1 同步 DRAM 的信号
同步 DRAM 的信号类型如图 1 所示，其中存在时钟（CLK）、时钟使能（CKE）以及存储块（Bank）
编号指定等若干信号的更改，但可以看出，同步 DRAM 沿用了异步 DRAM 的信号。SDRAM 将内部分割为 若干个存储块，这是 SDRAM 的一大特征。
图 1 SDRAM 的信号 图 2 HM5225165B 的引脚配置
作为 4M 字×16 位×4 块（156M 位）结构的 SDRAM 的例子，日立的 HM5225165B 的引脚配置与框图 分别如图 2 及图 3 所示。
图 3 HM5225165B 的框图
接着，我们针对这些信号进行简单的说明。
▲ A0～A12（地址）
这是地址总线，与异步 DRAM 相同分为行地址与列地址。当赋予行地址时，使用 A0～A12；当赋 予列地址时，使用 A0～A8（列地址时的 A9～A12 为无效），一页具有 512 字（Word），而且由于具有 4 个存储体，所以在同一行地址可以访问 2K 字的区域。
A10 也作为指令被应用，是比较特殊的引脚。当进行读／写操作时，在赋予列地址的时候，A10 成 为是否进行自动预充电操作（后述）的选择信号的输人引脚。HM5225165B 不利用 A10 作为列地址，但 相同容量的 16M 字×4 位×4 块结构的 HM5225405B 则利用列地址 A0～A9 以及 A11 共计 11 位，A0 为指 定自动预充电。
另外，同步 DRAM 具有模式寄存器，可以进行突发传输操作的设定以及 CAS 延迟（发出读指令后，
数据被输出前的时钟数）的指定等，指定时，为了进行寄存器值的设定，A0～A12 以及 BA0，BA1 被利 用。
▲ BA0、BA1（存储块地址）
● 6.4.2 SDRAM 指令
SDRAM 也具有/RAS、/CAS 及/WE 信号，其名称与异步 DRAM 相同，功能上也存在相似的地方，但其 实际的处理方式是通过 3 条线的结合，对 SDRAM 发出指令。在异步 DRAM 的情况下，例如，如果使/CAS 信号在/RAS 信号前有效，则成为/CAS 先于/RAS 有效刷新，形成按顺序赋予指令的形式。但在 SDRAM 的情况下，通过各个控制线状态的组合而形成指令，这是 SDRAM 与异步 DRAM 较大的不同。表示各信号 的组合与操作列表。
表 SDRAM 的指令表
通过这些指令，SDRAM 内部发生状态的迁移，如图所示，不能发送在该状态迁移图中与当前状态 无关的指令（如在 IDLE 状态不能直接发出 WRITE 指令）。
图 SDRAM 的状态迁移
▲ 模式寄存器设置（MRS）
SDRAM 具有模式寄存器，通过该模式寄存器，可以切换 SDRAM 的操作模式。模式寄存器的设置如 图 1 所示，可以说不是通过改变数据而是通过改变地址进行操作的。
图 1 SDRAM 的模式寄存器存取操作 模式寄存器的引脚配置如下图 2 所示：
图 2 模式寄存器的引脚配置示列
（1）OPCODE（操作代码：BA0／BA1、A8～A12）
这是写入模式的设置。
·Burst read and burst wrlte（突发读与突发写）
写操作时进行突发传输，起始地址是写操作开始时的列地址突发传输的字数是由突发长度
（BL：A0～A2）指定的大小。
·Burst read and single wrlte（突发读与单一写）
写操作时不进行突发传输，只能是相当于一个字的写操作。
（2）LMODE（/CAS 延迟时间设定：A4～A6）
图 3 突发顺序
（4）BL（突发长度：A0～A2）
该引脚设定在突发传输操作中进行多少字的传输，HM5225165 如图所示，可以从 1，2，4，8 中 进行选择。在目前个人计算机所使用的 CPU 中，突发长度一般为 4 字。
●6.4.3 同步 DRAM 的存取操作示例
▲同步 DRAM 的读操作
同步 DRAM 的读操作示例如图所示，所有操作都是以时钟的上升沿为基准进行的，与前面的状态迁 移图结合相信会更容易明白。
图 SDRAM 的读操作
（1）行地址与存储块编号的指定
首先，因为同步 DRAM 处于 IDLE 状态，所以在此发出利用了/RAS、/CAS、/WE 及/CS 信号的 ACTV 指令。同时分别赋予 A0～A12、BA0／BA1 行地址和存储块编号，据此激活所指定的存储块，移向 ROW ACTIVE 状态。此后如果等待 tRCD 时间，则可以接受下一指令。这个 tRCD 时间记录于数据手册中，
HM5225165B 的该时间为 20ns，因此，如果以 133MHz 进行操作则需要 3 个时钟；如果以 100MHz 进行操 作则需要 2 个时钟。
▲同步 DRAM 的写操作
同步 DRAM 的写操作如图所示，与读操作相同，都是与时钟上升沿同步地赋予指令及数据的。
图 SDRAM 的写操作
（1）行地址与存储块编号指定
向处于 IDLE 状态的同步 DRAM 发出 ACTV 指令，同时赋予行地址和存储块编号，据此，激活相应 的存储块，使之处于能够接受下－写指令的状态。
（2）发出写指令
发出 ACTV 指令后，只要经过 tRCD 时间的等待，就可以处于能接受下一指令的状态，与列地址、
写入数据一起发出 WRITE 指令。与读操作时不同的是，不必在意延迟时间，可与指令同时赋予数据。
（3）数据的连续写入
当进行突发写操作时，可在此之后连续赋予数据。只要连续赋予模式寄存器的突发长度（BL）所 指定的长度，写人目的地的地址就可在 DRAM 内部自动更新，进行突发写操作。图中表示了 BL＝4 时的 操作。