DRAM 的结构与使用方法
6.3 DRAM 的外部接口
●6.3.1 DRAM 的基本信号
DRAM 从最初时期的产品至今所利用的信号类型如图所示。DRAM 的主导产品已经逐步移向与时钟同 步的同步 DRAM 及 Direct Rambus DRAM（直接总线式 DRAM），所以我们所说明的这种类型的 DRAM 将逐 渐变得稀少，我们只将基本的信号举例说明一下。
图 DRAM 的基本类型
●6.3.2 DRAM 的读/写操作
DRAM 基本的存取操作如图所示，结合/RAS 及/CAS 的有效，分割为行地址和列地址赋予地址。进 行读操作时，如果在这里/OE 有效，则 DQn 引脚被驱动，读出数据。另一方面，进行写操作时，在/CAS 有效之前/WE 有效，然后 DQn 上设置数据，如果/CAS 有效，则在其下降沿写入数据。
图 DRAM 的存取操作
这是所谓的初期写的一般方法，除此之外，还具有称为延迟写的方法，此方法在/RAS 及/CAS 有效 的状态下设置（由于/OE 已经无效，因而 DQn 不能被驱动）数据，在/WE 的下降沿写人数据。这些方法 都是在进行读－修改－写操作时方便的方法，所谓的读－修改－写操作也就是从存储器读出数据后、
更改部分比特位、然后写回到同一地址的操作。
其过程就是/RAS、/CAS 有效之后/OE 有效，一旦读出数据即将其提取，然后/OE 无效，在 DQn 上 设置新的数据，再使/WE 有效。/RAS 及/CAS 保持原状态也可以。与连续生成读周期和写周期相比，数 据修改操作是效率更高的好办法。
●6.3.3 DRAM 的刷新操作
▲惟 RAS 有效刷新 先有效、/RAS 再有效的顺序，指示刷新操作。如图所示，改变/RAS、/CAS 的顺序需要切换电路，但刷 新地址是在 DRAM 内部自动生成的，外部不需要准各用于刷新地址的计数器，也不需要地址的多路转换，
因而存在优势。而且，与惟 RAS 有效刷新操作相比，损耗电流一般较小，不需要在存储器控制器中生 成刷新地址，只要管理周期即可，因此，这种刷新方法在个人计算机等设各中应用最广泛。
图 CAS 先于 RAS 有效刷新
▲隐藏刷新
一般地，DRAM 控制器内部都设计成在一定周期内要请求 DRAM 刷新操作，协调该请求与来自主机
（一般为 CPU）的访问，然后进行 DRAM 刷新操作或者存取操作。简单的如图 1 所示。
图 1 DRAM 控制器的内部框图示例
因为对 DRAM 的访问是互斥的，所以如果在刷新过程中存在来自主机的访问，那么保持该访问请求 直到刷新操作结束，这样，越增加存储器访问频率，刷新操作与来自主机的访问之间冲突发生的概率 就越高，导致的结果就是性能下降。隐藏刷新操作就是为抑制这种性能下降而设计的一种刷新方法。
隐藏刷新操作如图 2 所示。图的最初过程是/RAS 最先有效的、普通的读访问操作，在此通过/RAS 先无效而后再有效，形成与 CAS 先于 RAS 有效刷新相同的波形，完成刷新操作。
图 2 隐藏刷新操作
此时，保持数据输出的状态，利用该状态，可以在来自主机的—个访问之间嵌人刷新周期。由于将刷 新周期隐藏于普通的访问之中，因而称这种方式为隐藏刷新（Hidden Reflesh）。
▲自刷新
这是为适应低功耗等需求而设计的模式。由于 DRAM 的刷新电路一般都设计在外部，因而即使在待 机状态下，为了进行刷新操作也需要运行 DRAM 控制器电路。
对此，在 DRAM 内部嵌人刷新计时器以及刷新地址生成电路，使 DRAM 自身可以自动地进行刷新操 作，这就是自刷新操作。
自刷新的操作如图所示。最初与 CAS 先于 RAS 有效刷新操作相同，但如果将/RAS 及/CAS 保持有效 状态持续 100μs 后，DRAM 内部的自刷新电路开始运行，然后自动进行刷新操作。如果/RAS 及/CAS 无 效而开始存取操作，则自刷新操作停止，恢复为－般的操作模式。
图 自刷新操作
由于在普通的操作中，一般没有停止超过 100μs 的存取操作的情况，所以自刷新操作毕竟是在待 机状态下所利用的模式，能够较低地控制损耗电流，因而对于电池各份等非常有利。
●6.3.4 DRAM 的快速访问模式
的快速翻页模式（Fast PageMode）所取代，进而又被 EDO 模式（也称为超页模式，HyperPageMode）所取代一直到现在。期间，具有静态列模式及半字节模式的 DRAM 逐渐从市场上消失。
▲半字节（nibble）模式
半字节模式的 DRAM 如图 1 所示，在 DRAM 的输出缓冲器部位设计了 4 字（word）锁存器。通过这 个锁存器，对于起始地址的 4 字数据，可以不赋予列地址而进行连续的输出。只要认为这正好类似于 管线突发式 SRAM 的突发传输模式即可，图 2 表示半字节模式 DRAM 的操作。
图 1 半字节 DRAM 的思路
图 2 半字节模式
由于地址的顺序（相当于管道突发式 SRAM 的突发序列）是固定的以及只能处理 4 字数据从而存在 较大的局限等原因，使得该模式没有像页模式／快速翻页模式那样得到普及。
现在具有该模式的 DRAM 也几乎不存在了。
▲页模式
页模式是在通常利用/RAS 及/CAS 的访问后，通过每次重新赋予/CAS 和列地址，对同一行地址中 任意列地址进行访问的方式，图表示页摸式的操作。
图 页模式
最初第一回的访问与通常的访问没有什么不同，但当访问同一行地址区域时，/CAS 暂时无效之后，
将重新设置列地址，然后再使/CAS 有效，这样将输出下一列地址的数据。因为只要是同一页内（行地 址为同一区域内）就能进行随机访问，所以，让 CPU 进行管线操作，判断下一个地址是否在同一页内。
只要在同一页内，那么不使/RAS 无效，只根据列地址和/CAS 进行访问，可以说这种方法是非常方便的。
目前页模式已经让位于号称其升级版的快速翻页模式。
▲快速翻页模式
在页模式中，因为当/CAS 有效时是不能改变地址的，所以 DRAM 控制器需要锁存数据后使/CAS 无 效，然后切换地址。将这种方式进行改善，通过在/CAS 下降沿锁存列地址，在/CAS 有效期间进行下一 列地址的切换，这就是快速翻页模式。CPU 总线在管道模式下运行时，在最初存取操作的途中将输出 下一个地址，此时的地址可以原封不动地传送给 DRAM，可以说这是利用价值很高的一种模式，其操作 如图所示。
图 快速翻页模式
快速翻页模式的使用一度达到鼎盛，但随着更易于提高性能的 EDO 模式（超级页模式）的出现，
而逐渐被淘汰。
▲EDO 模式
在快速翻页模式中，如果/CAS 无效，则将停止 DQn 的驱动，数据将随之消减。取代这种方法，而 采用即使/CAS 无效，也能保持数据输出的方法，即采用 EDO（Expansion Data Output，扩展数据输出）
模式。因为可以将/CAS 无效的时间隐藏于访问之中，因此可以提高速度几乎接近于极限值。
图表示 EDO 模式的操作。即使/CAS 无效数据也可持续输出，因此，在此期间可以设置下一地址，
然后使/CAS 再次有效，这样就可以赋予下一地址。
图 EDO 模式