藉由相關研究中發現可改進的地方，引導出我們的研究動機與研究問題，再經過 我們的方法，基於元件整合與虛擬連接牆之建立的概念，將所有的匯流排導向連線經 過多次的轉換，利用左邊緣演算法與反覆相容處理，最後再將無法避免相交現象的匯 流排導向設定到結果當中，解決了我們的研究問題。在此章節中，將依照本論文所提 出的方法進行實際的模擬實驗測試與分析。
5.1 實驗環境與測試檔
本實驗所使用的電腦處理器為 Intel Core 2 Quad Q9450 2.66 GHZ，記憶體容量為 2GB，模擬的程式語言為 C 與 C++。測試檔有六個，分別為 Ex01、Ex02、Ex03、Ex04、
Ex05、Ex06，六個測試檔為已知的印刷電路板設計。如表 5-1 所示：在 Ex01 中已知 有 6 個電路元件，27 條匯流排導向連線。Ex02 中已知有 10 個電路元件，62 條匯流 排導向連線。Ex03 中已知有 13 個電路元件，79 條匯流排導向連線。Ex04 中已知有 19 個電路元件，92 條匯流排導向連線。Ex05 中已知有 21 個電路元件，105 條匯流排 導向連線。Ex06 中已知有 32 個電路元件，147 條匯流排導向連線。
測試檔 電路元件數量 匯流排導向連線數量
Ex01 6 27
Ex02 10 62
Ex03 13 79
Ex04 19 92
Ex05 21 105
Ex06 32 147
表 5-1 印刷電路板測試檔案
5.2 實驗結果
本實驗中沿用了相關研究中元件整合的概念，但是將實際連線的連接牆，置換成 虛擬連接牆。透過這些連接牆的邊緣可以形成一個封閉區間，印刷電路板上的所有匯 流排導向連線將被包含在此封閉區間之內，經過多次的轉換將匯流排導向連線轉換成 為水平區段。繞線層設定的部分，則利用左邊緣演算法取得水平區段的水平軌道設定，
經由反覆的相容處理縮減使用的水平軌道數量，軌道的設定結果視為匯流排導向連線 的繞線層設定結果將匯流排導向連線設定到計算出來的繞線層中。最後將虛擬連接牆 建立過程中已刪除的匯流排導向連線設定回印刷電路板的繞線層中。
本實驗將與相關研究做比較如表 5-2 所示：我們將利用 Tasi 與 Chin 的方法進行 測試，測試比較的項目有兩項：1.匯流排導向連線所設定的繞線層數。2.CPU 計算所 花費的時間。實驗結果顯示：以我們的方法與 Tasi 的方法比較，六個測試檔的測試 結果，平均使用的繞線層數可以節省 16.2%，平均 CPU 的計算時間約可節省 60.7%。
再與 Chin 的方法比較，平均使用的繞線層數約可節省 16.8%，平均 CPU 的計算時間 約可再比 Chin 的方法再更節省 39.3%。
測試檔
Tasi 的方法 Chin 的方法 我們的方法
繞線層數 CPU 時間(秒) 繞線層數 CPU 時間(秒) 繞線層數 CPU 時間(秒)
Ex01 4(100%) 0.06(100%) 4(100%) 0.05(83.3%) 4(100%) 0.03(50.0%)
Ex02 6(100%) 0.14(100%) 6(100%) 0.12(85.7%) 5(83.3%) 0.05(35.7%)
Ex03 7(100%) 0.19(100%) 7(100%) 0.16(84.2%) 6(85.7%) 0.09(47.4%)
Ex04 9(100%) 0.29(100%) 9(100%) 0.23(79.3%) 7(77.8%) 0.13(44.8%)
Ex05 10(100%) 0.41(100%) 10(100%) 0.31(75.6%) 8(80.0%) 0.15(36.6%)
Ex06 12(100%) 0.56(100%) 12(100%) 0.45(80.4%) 10(83.3%) 0.21(37.5%)
平均值 8(100%) 0.28(100%) 8(100%) 0.22(78.6%) 6.7(83.8%) 0.11(39.3%)
表 5-2 匯流排導向連線之繞線層設定實驗結果
圖 5-1 繞線層數直方圖
(1) 繞線層數分析：根據實驗結果以繞線所使用的繞線層數做分析如圖 5-1，Tasi 的 方法和 Chin 的方法和我們的方法在 Ex01 使用的繞線層數同樣皆為四層。但在 元件數量與匯流排導向連線數量較多的 Ex02、Ex03 中，Tasi 的方法和 Chin 的 方法同樣要使用 6 層與 7 層繞線層，但我們的方法只需要用到 5 層與 6 層繞線層，
相比之下我們的方法在兩個 Ex 中各少 1 層使用的繞線層。在元件與匯流排導向 連線數量更多的 Ex04、Ex05、Ex06 中，Tasi 的方法和 Chin 的方法同樣使用了 9 層、10 層、12 層，而我們的方法更可以再減少 2 層繞線層只需要 7 層、8 層、
10 層繞線層。藉由觀察分析走勢曲線可以發現，當元件數量與匯流排導向連線 的數量越多時，以我們的方法來做繞線層設定是越可以有效的使用較少的層數完 成所有匯流排導向連線的繞線層設定。
0 2 4 6 8 10 12 14
Ex01 Ex02 Ex03 Ex04 Ex05 Ex06
繞線層數 繞線層數直方圖
Tasi的方法 Chin的方法 我們的方法
圖 5-2 CPU 處理時間直方圖
(2) CPU 處理時間分析：根據實驗結果以 CPU 所使用的處理時間做分析如圖 5-2，
在 Ex01 中，我們的方法與 Tasi 的方法和 Chin 的方法可以有效減少 50%和 33.3%的處理時間。在 Ex02 中，我們的方法與 Tasi 的方法和 Chin 的方法可以 有效減少 64.3%和 50%的處理時間。在 Ex03 中，我們的方法與 Tasi 的方法和 Chin 的方法可以有效減少 52.6%和 36.8%的處理時間。在 Ex04 中，我們的方法 與 Tasi 的方法和 Chin 的方法可以有效減少 55.2%和 34.5%的處理時間。在 Ex05 中，我們的方法與 Tasi 的方法和 Chin 的方法可以有效減少 63.4%和 39%的處 理時間。在 Ex06 中，我們的方法與 Tasi 的方法和 Chin 的方法可以有效減少 62.5%和 4.29%的處理時間。以六個實驗平均的 CPU 處理時間皆可以減少 50%以 上，我們的方法與 Tasi 的方法和 Chin 的方法本實驗方法比較確實可以有效的 減少 CPU 的處理時間。
0 0.1 0.2 0.3 0.4 0.5 0.6
Ex01 Ex02 Ex03 Ex04 Ex05 Ex06
時間(秒) CPU處理時間直方圖
Tasi的方法 Chin的方法 我們的方法