1.1 簡介
多年以來，半導體工業的蓬勃發展，使得更小的電晶體得到更便 宜的製造，並且也能產生較佳的性能。他們花費較少的成本來生產，
蓋因為大多數的生產步驟均是整片晶圓的處理。因此，將更多的元件 安置在相同的空間內，能夠減少每個元件的成本。此種便是 Moore's Law[1]定律的精髓。
當金屬氧化物半導體尺寸進入奈米等級時，矽互補型金屬氧化物 半導體(CMOS)的尺寸顯著影響其傳輸性質，為增進元件性能，提昇 載子遷移率，應變工程[2,3](Strain engineering)已漸成為量產的必要技 術。而應變效應主要來自半導體所受的應力(使原子離開其平衡位置，
將造成能帶結構產生變化)，透過操縱應變技術將可進行能帶結構的 設計，進而決定其傳輸性質[4-7]。
然而傳輸性質也受不同的通道方向與晶面方向影響，因此研發的 焦點必然的都放在高遷移率的通道技術上。半導體的研究至今，已有 許多研究[8,9]發現未施加應變時 nMOS 於晶面方向(001)與通道方向
<001>與 pMOS 於晶面方向(110)與通道方向<110>有較佳的傳輸性質，
結合其應變作用，來達到載子遷移率最佳的增益效果。
1.2 研究動機
半導體工業發展至今以有約半世紀，電晶體的尺度也隨著
Moore’s Law 來到了奈米等級，矽互補型金屬氧化物半導體(CMOS) 的傳輸性質與特性已被廣泛的研究。然而，在現今製程遇上瓶頸，人 們開始尋求不同的材料與方法，III-V 族半導體的傳輸性質與特性被 所期待，而投入新的發展需要大量的人力與金錢，為更有效的應用，
模擬計算可提供我們一個很直觀的圖像，去了解應變作用於半導體所 造成的能帶結構變化是如何影響半導體的傳輸性質，促使研發的進行 更有效率。
在此論文工作之中，我們利用
k p
理論[10,11]來模擬 InAs 的能帶 結構並分析應變對於 n 型及 p 型載子，再已 STO[12]來模擬基底於真 實空間中的原子軌道分佈，用一簡單圖像解釋其應變作用對傳輸性質 的影響，而不同的通道方向與晶面方向對於半導體的傳輸性質有著絕 對的關係，我們也已旋轉矩陣[13-16]建構出於任意晶面下的k p
模型，並對(110)、(111)晶面方向的能帶結構與有效質量做計算。藉由這論 文工作，以期對半導體的傳輸性質以及應變作用有著更深一層的認 識。
1.3 章節概要
首先第一章介紹我們對於應變的影響有基本的認識，並了解應變 工程對當代半導體工業的重要性，第二章介紹
k p
理論並使用八能帶k p
模型[17-18]來模擬定位於(001)晶面下，加入應變作用受應變 III-V 族複合半導體的能帶結構與傳輸特性。第三章介紹如何利用旋轉矩陣，建構出於任意晶面下的 k.p 模型，並且討論其能帶結構與有效質量上 的差異。第四章則是討論應變作用對於 InAs 的等效質量與載子遷移 率的影響，並利用 STO(Slater-Type Orbital)來模擬基底於真實空間中 的原子軌道分佈，解釋傳輸性質的增益情形。第五章對本篇文章做總 結討論，並思考其後續的發展性