脈波產生器

雖然脈波產生器是發射器電路中最關鍵的部份，但根據目前所發表的文獻中，還未 有電路架構提出能有效滿足頻寬和頻譜規範，因此成為無線通訊裡一個相當重要的研究 領域。以下將簡介幾篇典型的脈波產生器電路，並在第三章裡和本論文所提出的電路列 表比較。

最簡單的方法是由數位邏輯電路來組成的，如圖 2-12(a)所示，當方波震盪器的一 個輸入和另一個經過反向器延遲的輸入作為 XOR 閘的兩個輸入時，根據 XOR 閘的邏輯，

當兩個輸入為不同層級的時候，輸出為 high，因為方波的上升與下降時間非為零，所以 輸出為一個類似高斯脈波的訊號;同理 AND 閘是當兩個輸入同時為 high 時，輸出才是 high，引伸到 NAND、NOR 等其他數位邏輯同樣可以達到此目的。

τ

(a) XOR 閘

τ

(b) AND 閘

圖 2-12 以數位邏輯電路來產生脈波

德州農工大學的 C.Nguyen 發表一系列以分散式二極體在微波電路上實現脈波的方 法[10,11]，見圖 2-13，此架構主要是利用一顆 SRD 二極體(step-recovery diode)產生一 個快速切換的步階訊號(step pulse)，經過一個短路殘段(short-circuited stub)而反射會 造成 180 度的相位差，和原本正向前進的步階訊號相結合後成為一個類似於高斯脈波的

Gaussian Pulse Generator

Pulse Shaping

Network RC Network

42 43 44 45 46 47 文獻[12]中，是根據高斯脈波的數學式近似於雙區線正割函數(hyperbolic secant function) 的平方，推導如下:

...

一高斯脈波，再經由一 RLC 二階微分電路，產生史丘茲單輪脈波。其波形近似對稱且頻

第三章 超寬頻脈波產生器設計 3.1 摘要

本章提出一個創新的脈波產生器電路，能夠產生適用於超寬頻脈衝通訊的高階微分

高斯波形，此輸出波形擁有高對稱性和極低的濂波(ringing)等特性，其頻域上更涵蓋 3~10GHz 的頻寬。模擬結果顯示當脈波重複率高達 500MHz 時，此脈波產生器的輸出 波型區間仍有 400ps 和峰對峰的振幅為 43mV。此電路利用台積電 CMOS 0.18um 的製 程技術來模擬並製作晶片，梯次為 T18-94E，量測結果已成功驗證此電路的可行性。此 脈波產生器不僅可應用在發射器中當信號源，亦可在接收機中提供匹配相關器的樣板波 形。本章節敘述如下:在 3.2 中，將介紹此電路中的各個區塊及其設計原理，並輔以模 擬分析來比對說明，在 3.3 中會顯示各種狀態的模擬圖，在 3.4 中會比較量測結果並做 結論。

3.2 電路設計分析

圖 3-1 為本章的高階脈波產生器的架構簡圖，以套裝軟體 ADS2004 版本模擬全部 電路，整體運作原理說明如下:

圖 3-1 高階脈波產生器架構圖

首先，輸入源為 100MHz 的方波震盪器，不同方波頻率會造成產生波形週期的不 同，即使升到 500MHz，模擬的波形依然完整。震盪器的輸出為兩個反向器，由於反向

器在 0.18um 製程下切換相當快速，其作用在於有效降低上升與下降時間，在文獻[14]

中也有使用類似方法來提升切換時間。方波先經過一個簡單的 RC 微分器，會在方波的 上升與下降時間分別產生一個類似的高斯脈波，此時必須小心控制 RC 值，以期能有一 理想對稱的波形。由於這時的脈波寬度為 nano-second 等級，為了將脈波微縮到 pico-second 級，必須再經過有著不同直流偏壓的兩個反向器作為脈波塑形的功用。接

一階微分器(first order differentiator)

以一對 C1、R1 所組成的微分器，亦可看作是電容充放電的過程，觀察圖 3-3 在方 波的上升時間及下降時間分別會產生一對反向的近似高斯波形，電容、電阻要小心控制 方能得到一完整且對稱的波形，因為這一級是相當重要的，它會直接影響最後的輸出波 形是否對稱並且無多餘的 ringing。其波形寬度有 2ns，振幅約為 600mV。

圖 3-3 近似高斯波形的產生

脈波塑型電路 (pulse shaping circuit)

觀察圖 3-4，為了使上一級所產生的高斯波形寬度更加縮小，又不改變脈波的極性 (polarity)，因此使用一對反向器實現脈波塑形的目的，為了不增加額外的電源供應，Vdd 一律接 1.8 V，在 NMOS 的源極外加一個-0.4 V 的電源供應是為了考量使電晶體開關的 臨界電壓大小，使得輸出波形不失真所作的設計。而由上一級所產生的反向高斯脈波(0

~ -600mV)經過第一個反向器，因為 PMOS 一直開啟且 NMOS 關閉，所以一直維持在 1.8 V 而不變化，只留下原本正向的高斯脈波 (0 ~ 600mV)在作動，其輸出脈波頻寬由 原本約 2ns 縮小到 300ps，而脈波振幅變小為 225mV。

圖 3-4 脈波塑形後的波形

共閘極架構 (common-gate stage)

選用一個 PMOS 作為共閘極架構有兩個目的，一個是為了隔絕電容 C2 和下一級的 二階 RLC 微分電路發生耦合作用;另外就是當電晶體的汲極負載阻抗相當小時，共閘極 組態的輸入阻抗才會低[7]。因此見圖 3-5 共閘極與二階微分器架構的電路圖，從源極 看進去的等效阻抗 Zin 的歐姆值和 C2(0.5pF)設計為同一等級，如同一個 RC 微分器，

將前一級的輸出高斯脈波微分一次成一個對稱的單輪脈波(mono-pulse)，觀察圖 3-6 的 V3 脈波寬度約 300ps 和 V2 相近。

R L

圖 3-5 共閘極與二階微分器架構

2.4 2.6 2.8 3.0 3.2 3.4 3.6

二階微分器 (second order differentiator)

由 L

₁

、C

₃

、R

_L

所組成的二階微分器架構常用於脈波產生器的電路裡[13]，優點是

一標準的 Scholtz’s monocycle pulse(兩次微分高斯波形的特稱)，其脈波寬度約為 300ps，脈波振幅約為 75mV。而最後輸出在 50Ω負載阻抗上為一對稱且無 ringing 的 三次微分高斯脈波，由圖 3-7(b)可得知最後輸出的脈波寬度為 400ps ，振幅為 43mV(peak to peak)。參照圖 3-8 為時域波形轉換在頻譜上的特性，觀察得知其頻寬約 涵蓋 3~10GHz，且頻譜效率高達 93%，在此定義頻譜效率為在 3.1~10GHz 的頻寬內，

發射脈波的頻譜佔整個美國聯邦通訊委員會所限定最大 EIRP 值的比例。雖然在低頻的

2.4 2.6 2.8 3.0 3.2 3.4 3.6

Simulated pulse of the generator

Simulated pulse after the antenna

3.3 模擬結果

由於晶圓上切割各晶片所分布的位置各有所不同，因此在製作上的電晶體速度也會 有所不同，因此在下線之前必須模擬並考慮製程變異與溫度差異所造成的影響，做以下 模擬(圖 3-9~圖 3-15)並整理成表，其中在 TT 正常模式下波形對稱且無 ringing，頻寬涵 蓋 3~9.5GHz。表一為整理各項 corner 的模擬比較表。圖 3-16 為下線的佈局圖。core chip 實際面積只有 0.34*0.23 mm² ，但由於 pad 有最小距離考量，因此其他多餘面積 以 dummy 填補。

TT 模擬

圖 3-9 TT 模擬圖

FS,SF,FF,SS 模擬

圖 3-10 FS 模擬圖

圖 3-11 SF 模擬圖

圖 3-12 FF 模擬圖

圖 3-13 SS 模擬圖 溫度模擬

圖 3-14 0℃模擬圖

圖 3-15 75℃模擬圖

Model

TT

FS SF FF SS 0℃ 75℃ PEX 振幅(Vp-p)

(mV)

43

59 30 24 52 33 44 27

脈波寬度

(ps)

400

400 410 440 430 430 450 400 對稱性

極對稱

對稱 對稱 極對稱

^些許不對

稱

對稱 對稱

^些許不對

稱

頻寬(-10dB)

(GHz)

6.5

6.1 5.3 5 5.5 5.8 6.3 5.1

表一 各項 corner 模擬比較表

表二為目前有文獻發表之相關的超寬頻脈波產生器與本電路所做的比較表，在下列 文獻中，除了[11]是以微帶線電路實作，其餘皆是以 CMOS 0.18um 技術來模擬。在文獻 [11,12]中，由於論文中並未顯示頻譜圖，因此以*表示;而根據[8]指出單輪脈波先天上 的特性以及在[12]中的史丘茲單輪脈波寬度高達 2ns，因此研判其頻譜特性必定不好。

Ref. [11] [12] [13] [14]

This work

波形 Monocycle Scholtz’s Scholtz’s High-order High-order 脈波寬度 400ps 2ns 500ps 400ps 400ps 振幅(Vp-p) 200mV < 3mV 20mV 300mV 43mV ringing bad good medium good good 對稱性 good medium medium good good 頻寬(-10dB) * * 5GHz 5.8GHz 6.5GHz

滿足頻譜 bad bad medium medium good

表二 與前人文獻比較表

佈局平面圖

CKT name : 適用於超寬頻系統的高階脈波產生器 Technology : TSMC 0.18um 1P6M CMOS

Package : NO

Chip Size : 0.84 * 0.82=0.6888 mm²

Transistor/Gate Count : 9 MOS/ 1 RES/ 1 IND/ 3 MIMCAP Power Dissipation : 16.02 mW (core)

圖 3-16 佈局平面圖

3.4 量測結果

於國家晶片設計中心的高頻實驗室進行 on wafer 量測，測試結果見圖 3-17、圖 3-18。其中圖 3-17 為了清楚顯示波形的特徵，時間軸取 0~5ns 觀察，得知脈波寬度為 500ps，而峰對峰值的振幅有 40mV，表三為預計規格與實測結果表，相異較大的脈波寬 度比模擬值多了 100ps，推測可能原因是為了使輸出波形對稱而調動了偏壓，因而減慢 了前級反向器的切換速度，使得產生波形的脈寬增大，另一原因可能是 RLC 等被動元件 的模型不是很準確導致實作出的晶片和模擬有所差異，一旦元件沒有控制準確，都會造 成振幅改變和波形失真的現象發生。另外值得注意的是量測波形在頭尾端有些微的濂 波，但其值都在 2mV 左右佔整個振幅的 10%之內，為可接受的範圍。量測時的方波產生 器輸入頻率為 50MHz，即每 20ns 為一週期，由圖 3-18 可以得知兩個波型相距 20ns，其 間沒有其他大的干擾雜訊產生。參見圖 3-19 的頻譜圖，實線部份為量測波形的頻譜而 圓球線則是經由天線發射後的頻譜，由於脈宽增加與波形的不同都會造成轉換在頻譜上 和模擬有所差異，在此假設天線為一理想且匹配良好的微分器，而由天線發射後的脈波 頻譜，雖然成功往高頻走，改善了低頻部份的功率限制，也在整個頻譜的規範下，但總 體來說，頻譜效率卻不高，還有進步的空間。圖 3-20 顯示晶片的微影照相圖，其面積 包含 pad 大小約為 0.68 mm² ，經由量測結果可發現，輸出波形為高對稱且低失真的高斯 三次微分的標準波形，應證此一電路的正常運作功能，在維持相同條件下所得到的量測 波形和模擬結果大致相同，然而由於製程和偏壓上的偏移以及佈局不夠完善等因素造成 影響電路的實際操作。因此，往後所下線的電路可利用此架構做基礎去做改良和延伸，

相信成功的機率是很大的。

圖 3-17 量測波形 (5ns) 圖 3-18 量測波形 (25ns)

1 2 3 4 5 6 7 8 9 10 11 12 13 14

Pulse repetition frequency 50MHz 50MHz 供應電壓 1.8V,-1.8V,-0.4V

脈波寬度 400ps 500ps

脈波振幅(Vp-p) 43mV 40mV

脈波頻寬(-10dB) 3GHz ~ 9.5GHz 4.5~12.5GHz

消耗功率 16.02 mW 18.33mV

Measured pulse of the generator

Measured pulse after the antenna

圖 3-20 脈波產生器微影照相佈局圖

RF IN OUT

1.8V -1.8V

-0.4V

第四章 超寬頻脈波發射器設計

4.1 摘要

本章提出一個整合脈波發射器的設計，將第三章的脈波產生器整合在一個脈波位置 調變器之後，以兩個位元來產生四個位置的調變，而輸出端接上一個具有低插入損耗的 寬頻單刀雙擲開關，以供日後再加上接收端而整合成收發機之用。

超寬頻脈衝式的發射器架構可以分成兩類，第一種是產生脈波跟本地震盪器(Local Oscillator, LO)作混頻的動作，將原本的基頻上行轉到中心頻率; 第二種是發射器直接 產生涵蓋超寬頻帶的脈波，而不需要任何的頻率轉換。以發射一個基頻脈波來說，有的 方案會外加濾波器來塑形脈波[15,16]，也有方案是脈波直接發射而座落在超寬頻帶的

超寬頻脈衝式的發射器架構可以分成兩類，第一種是產生脈波跟本地震盪器(Local Oscillator, LO)作混頻的動作，將原本的基頻上行轉到中心頻率; 第二種是發射器直接 產生涵蓋超寬頻帶的脈波，而不需要任何的頻率轉換。以發射一個基頻脈波來說，有的 方案會外加濾波器來塑形脈波[15,16]，也有方案是脈波直接發射而座落在超寬頻帶的

在文檔中 適用於超寬頻脈衝通訊系統之脈波發射器設計 (頁 26-0)