第二章 超寬頻脈衝通訊系統
3.2 電路設計分析
3.2 電路設計分析
圖 3-1 為本章的高階脈波產生器的架構簡圖，以套裝軟體 ADS2004 版本模擬全部 電路，整體運作原理說明如下:
圖 3-1 高階脈波產生器架構圖
首先，輸入源為 100MHz 的方波震盪器，不同方波頻率會造成產生波形週期的不 同，即使升到 500MHz，模擬的波形依然完整。震盪器的輸出為兩個反向器，由於反向
器在 0.18um 製程下切換相當快速，其作用在於有效降低上升與下降時間，在文獻[14]
中也有使用類似方法來提升切換時間。方波先經過一個簡單的 RC 微分器，會在方波的 上升與下降時間分別產生一個類似的高斯脈波，此時必須小心控制 RC 值，以期能有一 理想對稱的波形。由於這時的脈波寬度為 nano-second 等級，為了將脈波微縮到 pico-second 級，必須再經過有著不同直流偏壓的兩個反向器作為脈波塑形的功用。接
一階微分器(first order differentiator)
以一對 C1、R1 所組成的微分器，亦可看作是電容充放電的過程，觀察圖 3-3 在方 波的上升時間及下降時間分別會產生一對反向的近似高斯波形，電容、電阻要小心控制 方能得到一完整且對稱的波形，因為這一級是相當重要的，它會直接影響最後的輸出波 形是否對稱並且無多餘的 ringing。其波形寬度有 2ns，振幅約為 600mV。
圖 3-3 近似高斯波形的產生
脈波塑型電路 (pulse shaping circuit)
觀察圖 3-4，為了使上一級所產生的高斯波形寬度更加縮小，又不改變脈波的極性 (polarity)，因此使用一對反向器實現脈波塑形的目的，為了不增加額外的電源供應，Vdd 一律接 1.8 V，在 NMOS 的源極外加一個-0.4 V 的電源供應是為了考量使電晶體開關的 臨界電壓大小，使得輸出波形不失真所作的設計。而由上一級所產生的反向高斯脈波(0
~ -600mV)經過第一個反向器，因為 PMOS 一直開啟且 NMOS 關閉，所以一直維持在 1.8 V 而不變化，只留下原本正向的高斯脈波 (0 ~ 600mV)在作動，其輸出脈波頻寬由 原本約 2ns 縮小到 300ps，而脈波振幅變小為 225mV。
圖 3-4 脈波塑形後的波形
共閘極架構 (common-gate stage)
選用一個 PMOS 作為共閘極架構有兩個目的，一個是為了隔絕電容 C2 和下一級的 二階 RLC 微分電路發生耦合作用;另外就是當電晶體的汲極負載阻抗相當小時，共閘極 組態的輸入阻抗才會低[7]。因此見圖 3-5 共閘極與二階微分器架構的電路圖，從源極 看進去的等效阻抗 Zin 的歐姆值和 C2(0.5pF)設計為同一等級，如同一個 RC 微分器，
將前一級的輸出高斯脈波微分一次成一個對稱的單輪脈波(mono-pulse)，觀察圖 3-6 的 V3 脈波寬度約 300ps 和 V2 相近。
R L
圖 3-5 共閘極與二階微分器架構
2.4 2.6 2.8 3.0 3.2 3.4 3.6
二階微分器 (second order differentiator)
由 L
1
、C3
、RL
所組成的二階微分器架構常用於脈波產生器的電路裡[13]，優點是
一標準的 Scholtz’s monocycle pulse(兩次微分高斯波形的特稱)，其脈波寬度約為 300ps，脈波振幅約為 75mV。而最後輸出在 50Ω負載阻抗上為一對稱且無 ringing 的 三次微分高斯脈波，由圖 3-7(b)可得知最後輸出的脈波寬度為 400ps ，振幅為 43mV(peak to peak)。參照圖 3-8 為時域波形轉換在頻譜上的特性，觀察得知其頻寬約 涵蓋 3~10GHz，且頻譜效率高達 93%，在此定義頻譜效率為在 3.1~10GHz 的頻寬內，
發射脈波的頻譜佔整個美國聯邦通訊委員會所限定最大 EIRP 值的比例。雖然在低頻的
2.4 2.6 2.8 3.0 3.2 3.4 3.6