第四章 超寬頻脈波發射器設計
4.3 單刀雙擲開關設計
4.4.1 整合發射器的模擬結果
在資料傳輸率方面主要是根據輸入弦波震盪器的頻率而決定，兩者之間必須同步，
在本設計中模擬輸入震盪頻率為100MHz，但由於用二位元(S0、S1)去控制數位架構的多 工器來調變位置，因此資料傳輸率增為兩倍，模擬此電路可達500M bps時的波形特性依 然完整，不管震盪器的頻率為何，輸出波形振幅不變，因為震盪器對脈波產生器來說，
只是切換開關的用處，其頻率與輸出波型無關。在I/O的考慮問題會直接影響輸出訊號 的衰減上，在超寬頻脈衝系統裡,脈波產生器是直接接到天線上,因此在模擬此電路時以 假設負載為50歐姆一併考量,所以此脈波也是在產生之後,其看入的後級只有天線的輸 入阻抗而已。
考慮製程變異(SS,SF,TT,FS,FF)與溫度差異所造成的影響，做以下模擬(圖 4-9~圖 4-15)並整理成表，對於各種狀態都已做過 spice model 的模擬。所觀察的各個波形請 對應並參照圖 4-5 電路架構圖的紅色節點:(原則上輸出只會有單一脈波，這裡是將四個 不同位置的脈波合在同一張圖裡，以方便比較) 以 TT 正常模型下的波形區間 430ps，振 幅 65 mV 波形對稱且無 ringing，滿足頻譜規範，頻寬涵蓋 4~10GHz。表四為整理各項 corner 的模擬比較表。圖 4-17 為下線佈局圖。其面積為 0.562*0.406 mm2。總結來說，
本發射器的輸出脈波為四次微分的高斯脈波，其符合規範可以直接由發射器傳送而不需 耗用額外的濾波器，配合四個位置調變的功能，可達更高的資料傳輸率的發展空間。
TT 模擬
v1a, Vv1b, Vv1c, Vv1d, V
9.9 10.3 10.6 11.0 11.4 11.8 12.1
v2a, Vv2b, Vv2c, Vv2d, V
m 1 tim e=
vouta=617.0uV 11.64ns ec m 2 tim e=
vouta=588.9uV 11.17ns ec
9.9 10.3 10.6 11.0 11.4 11.8 12.1
voutb, mVvoutc, mVvoutd, mV
m 1 tim e=
vouta=617.0uV 11.64ns ec m 2 tim e=
vouta=588.9uV 11.17ns ec
1 2 3 4 5 6 7 8 9 10 11 12 13 14
v4a, Vv4b, Vv4c, Vv4d, V
9.9 10.3 10.6 11.0 11.4 11.8 12.1
Ga, mVGb, mVGc, mVGd, mV
9.9 10.3 10.6 11.0 11.4 11.8 12.1
v3a, Vv3b, Vv3c, Vv3d, V
圖 4-9 TT 模擬圖
FS,SF,FF,SS模擬
vouta, mVvoutb, mVvoutc, mVvoutd, mV
1 2 3 4 5 6 7 8 9 10 11 12 13 14
vouta, mVvoutb, mVvoutc, mVvoutd, mV
1 2 3 4 5 6 7 8 9 10 11 12 13 14
vouta, mVvoutb, mVvoutc, mVvoutd, mV
圖 4-12 FF 模擬圖
9.0 9.5 10.0 10.5 11.0 11.5 12.0
vouta, mVvoutb, mVvoutc, mVvoutd, mV
1 2 3 4 5 6 7 8 9 10 11 12 13 14
vouta, mVvoutb, mVvoutc, mVvoutd, mV
1 2 3 4 5 6 7 8 9 10 11 12 13 14
vouta, mVvoutb, mVvoutc, mVvoutd, mV
1 2 3 4 5 6 7 8 9 10 11 12 13 14
variable slope
generator comparator
triangular pulse generator
pulse shaping network
I
dcData
INPulse position modulator
Pulse generaotr
variable slope generatortriangular pulse generator
cfos1 cfos1 cfos1
pulse shaping network
Pulse amplitude
(Vp-p)(mV) 65
75 5 100 75 60 65 Pulse width(ps)
430
500 450 500 510 450 430 Pulse symmetry極對稱
不對稱 對稱些許不對稱
不對稱些許不對稱
對稱Pulse position delay
(ps) 400
480 420 470 480 410 400Width Amplitude
(p-p) Pulse delay Power
佈局平面圖
CKT name : 應用於超寬頻系統的高階脈波位置調變發射器 Technology : TSMC 0.18um 1P6M CMOS
Package : NO
Chip Size : 1.275 * 0.824= 1.05 mm2
Transistor/Gate Count: 56 MOS/23 RF_MOS/ 1 RF_RES/ 2 IND/ 6 MIMCAP Power Dissipation : 16.05 mW (core)
說明: core chip 實際面積只有 0.562*0.406 mm2，但由於 pad 有最小距離考量，因此 其他多餘面積以 dummy 填補。
圖 4-17 佈局平面圖
Gnd Gnd
Gnd Gnd
Gnd Gnd Gnd
Gnd
4.4.2 收發開關的模擬結果
由於本開關設計的電路只使用電晶體NMOS_RF，所以只需考慮到製程變異三種情形 (SS,TT,FF)和溫度差異所造成的影響，做以下post simulation並整理成表。在此定義 port1為天線端(ANT)，port2為接收端(RX)，port3為發射端(TX)，由於此開關電路設計 為對稱性，理論上開關切換到接收與發射端的特性極相似。
模擬結果如圖4-18所示，各埠的反射損耗:S11< -15dB , S22< -16dB ,S33< -16dB
@3~10GHz;如圖4-19所示的隔離度皆小於20dB符合所需; 如圖4-20所示的插入損耗變化 在0.6dB~0.8dB範圍內; 如圖4-21所示的線性度約在15dBm左右; 如圖4-22所示，為模擬 之前設計的發射器連接此收發開關，波形經過開關後的輸出差異在5mV之內，頻譜符合 所需。參照表五，對於開關的各項corner case的模擬結果都非常相似，變化不大。表 六為現今文獻與本設計開關的比較表，擁有低插入損耗和面積小等不錯的特性。
總結來說，本設計開關雖為單刀雙擲的基本架構，經過比較後採用串並式開關，其 優 點 為 架 構 簡 單 、 幾 乎 不 耗 功 率 ( 小 於 0.1mW) 且 面 積 小 ( 不 含 PAD 的 core 面 積 只 有 0.16*0.15 mm2)，模擬發現其隔離度比串接式或多級疊接式的架構要好;並且分析出最佳 的電晶體寬度來得到好的插入損耗，另外參考文獻指出加入body-floating技術確可減 低插入損耗和增加線性度，功用為避免電壓飄動的閘極電阻也由傳統的四顆簡化為兩 顆，其模擬結果差異不大。因此造就在3~10GHz的寬頻段內，插入損耗皆能維持小於1dB 的良好結果，模擬發現脈波產生器的高階脈波訊號經過此開關的輸出波型幾無失真，符 合未來整合於超寬頻收發機的應用，以CMOS低成本、低面積、高整合度和高效能來提供 以往傳統上採用GaAs製程的T/R switch一個替代方案。