改善電流再利用架構的波形不對稱

VDD

M1

M2

L

Vo+

Vo-C VPSB

VNSB

圖60 一個電流再利用加上電晶體的基板偏壓的壓控振盪器電路

圖 60 是一個電流再利用加上電晶體的基板偏壓的壓控振盪器電路，在[1]

中有提到，該振盪器在振盪時，會在如圖61(a)、(b) 的兩種狀態 1、2 下不停切 換，在狀態1 圖 61(a) 是由導通的電晶體操作在三極管區提供電流給電感充能，

當跨過電感因電流改變產生的電壓到達一定程度後，電晶體關閉的大阻抗會如同 斷路一樣，進入狀態 2，圖 61(b)；此時電感會把累積的能量回充給電容，在能 維持這兩個狀態穩定充放電的速度即為振盪頻率。

圖61 (a)電流再利用振盪器振盪時的狀態 1 (b)電流再利用振盪器振盪時的狀態 2

圖 62 是電流再利用振盪器單端的輸出電壓與通過電晶體的電流的模擬波 形。（此處提供的是已經經過改善對稱性的的波形圖）[1]中提到，會因電流再利 用振盪器在兩個狀態間切換而造成輸出波形之不對稱。由3.2.2 節：相位雜訊的 時變模型中的推導[3]，輸出波形的奇對稱性對相位雜訊的影響是相當重要的。

因此，該作者對波形不對稱的解決方法是加一電阻在電晶體的源極端做為狀態1 時限流之用，避免在狀態2 時因為沒有了 VDD 到地的箝制對電容過度放電造成 電壓超過VDD 到地，進而造成波形不對稱的現象。在此，我們分別針對兩個改 善的方向來作探討，一是共振腔的電容匹配調整，一是利用基板偏壓限流。

讓我們先從電感的角度來看振盪時，狀態1 狀態 2 的阻抗差異。從電感出發 來看，在狀態1 時(圖 61(a) )，看到的阻抗是位於三極管區電晶體的輸出阻抗與 電容 C 並聯，此時因三極管區電晶體的輸出阻抗不大，以此輸出阻抗為主；在 狀態2 時(圖 61(b) )，看到的阻抗是位於截斷區電晶體的輸出阻抗與電容 C 並聯，

此時從電感看出去的阻抗是以電容 C 的阻抗為主。因此，若我們將電容之 C 值 加大，則狀態1、2 切換時對電感來說是皆為相近的小阻抗，也能因而獲得較對 稱的波形輸出。圖63(a) 是維持相同的 L 值，改變不同 C 值下的輸出波形模擬，

我們可以看到，當 C 值越大（阻抗與三極管區電晶體的輸出阻抗越接近）時，

波形的對稱性越好。又，因為僅改變 C 值不改變 L 值，會影響振盪頻率，為了 易於辨識，在時間軸上做了動態縮放至同樣時間長度，以利比較。

除此之外，若我們調整L/C 值，維持共振腔相同的共振頻率，仍然可以得出 近似的結果如圖63(b) ，當 C 值越高可以得到越對稱的波形。又，圖上的 L 與 C 值是根據設計套件(Design kit)提供的元件參考值，該值並沒有包含如大電感寄生 的等效電容等資訊，故這裡僅作元件參考值的相加，因此會有雖共振頻率相同，

LC 乘積卻不固定的情形發生。

另一方面，關於利用限流改善對稱性的部份，請見下一小節（5.1.2 節）。

圖63 (a) 維持相同 L 值改變不同 C 值的波形 (b)維持相同共振頻率改變不同 L/C 值的波形

除此之外，從電晶體來看共振腔的部份。我們從電晶體看出去，接了相同共 振頻率的共振腔，但是基於 L/C 的比值不同。由並聯共振腔的基本 Q 值算法可 以知道，在IC 上的共振腔，一般來說 Q 值高於電感的電容佔多數時，整體共振 腔的Q 值會越好。而[3]中也提到 Q 值的增加是可以改善相位雜訊表現的。本電 路為了Q 值考量，電感選用了 Q 值較高的對稱型佈局，在圖 63 模擬的 LC 值之 中，L 值為 1.2nH 已是對稱型佈局下僅可能的縮小了。