第一節 研究動機
無線通訊在強調隨時隨地與效率的現代社會扮演越來越重要的角色。隨著裝 置可攜性的需求，省電、高效能、高整合度、小面積低成本也是大勢所趨。當然，
對積體電路的設計者來說，想要同時達到以上要求確是一大挑戰。互補金氧半導 體(Complementary Metal Oxide Semiconductor ,CMOS)製程是目前最有希望達到 上述要求的製造技術之一。雖然他有著如雜訊過多、電流驅動力低等缺點，但不 可否認的是，他的快速縮小化使得操作頻率與效能得以向上攀升，而成本也可以 因面積縮小而壓低；低靜態電流消耗與數位電路的高整合度也是一大優點。隨著 使用CMOS 的射頻積體電路(Radio Frequency Integrated Circuit, RFIC)技術日漸 成熟，越來越多的傳收機能直接用 CMOS 製程與數位電路整合在一起。因此 CMOS 與未來無線通訊的進步將有密不可分的關係。
本論文的目標在於針對射頻(Radio Frequency, RF)CMOS 接收機中的兩個關 鍵元件：混頻器與壓控振盪器去做設計。混頻器希望可以把鏡像抑制的功能整合 進去而不用再外掛一個鏡像濾波的帶拒濾波器。壓控振盪器則是希望能夠在低相 位雜訊、低功率消耗、大輸出功率做為設計重點。
在低功率消耗方面，[1]有提出電流再利用的壓控振盪器架構，特色是消耗 功率為原來LC 共振腔的一半，不過缺點是需在波形對稱性與輸出功率之間做取 捨，本論文第五章提出之壓控振盪器將有助於解決此一難題。而[2]有提出以順 向基板偏壓(Forward-body-biasing, FBB)來降低 Vt達到低電壓操作的效果，同時 也降低了功率消耗，本論文則是相反地採用了逆向基板偏壓來做操作，詳細的原 理與優點請見第五章的介紹。[1]與[2]也會於 3.2.4 小節中予以詳細介紹。
而降低相位雜訊的方法，[3]中針對相位雜訊理論做了完整的分析，將於 3.2.2.3 節中詳細介紹之。其中重要的一點是證明輸出波形的對稱性有助於降低相 位雜訊。
第二節 研究成果
表一是有實際下線及量測過後的 IC。由國家晶片中心與台灣積體電路公司 合作提供給學術研究之用，使用的是0.18μm 1P6M 的 RF CMOS 製程。
表1 本論文之研究成果
下線晶片名稱 晶片面積 (mm2)
小型低功率低相位雜訊壓控振盪器 0.33 x 0.45
雙頻帶鏡像抑制混頻器 1.07 x 1.07
第三節 章節概述
本論文的目標在於使用 CMOS 製程的 RFIC 電路，其中又著重於混頻器 (Mixer)與壓控振盪器(Voltage-controlled Oscillator, VCO)。第二章的部份先就基本 的接收機理論與架構作一初步的介紹與探討。並提出本論文預計使用的接收機架 構。在第三章則針對本論文所著重的元件—混頻器與振盪器的基本操作原理與參 數作一介紹之外，還有部份現有學術論文的作法供參考。第四章先就提出的「雙 頻帶鏡像抑制混頻器」原理與創新部份作說明，以及模擬量測的比較。隨著第五 章「小型低功率低相位雜訊壓控振盪器」也將針對特別之處以理論佐以模擬說明
後，再與量測結果比對證明之。第六章為本論文的結論。