第四章、 COFDM 系統架構及接收機分析
4.2.3 改良式威特比演算法
由第一章所述，對於威特比解碼器而言，威特比演算法為一最大相似性序列 估測器，其是對整個序列找出一條使得相似函數最大的路徑，由(4-15)式可等效於 使
∑
(a1b1+a2b2 +"+anbn) 最大。然而這裡解碼器收到的資料序列b 已經被軟 性單軌等化器所計算出的軟性資訊{LLR(ci)}所取代，故我們從) ) LLR(
) LLR(
) LLR(
(a1 c1 +a2 c1 +"+an cn 可以得知，具有可靠度的軟性資訊將成為 解碼器計算歐幾里得距離時所增加的權重。當收下來的位元序列遭遇衰減情況嚴 重的通道環境，而造成位元的可靠度極差時，會讓此碼位元的軟性資訊極小，所 以計算歐幾里德距離作為 branch metric 時就相當於乘上一個較小的權重。相反地，
當收下來的位元序列可靠度極佳時，就相當於給 branch metric 一個較大的權重，
來幫助解碼器做正確的判斷。
由第五章的電腦模擬可以發現，使用具有可靠度的軟性資訊做為輸入的威特 比演算法，將比傳統硬性決策的威特比演算法解碼效能來的佳。
第五章
電腦模擬結果及分析
5.1 Coded OFDM/CDMA 系統模擬結果
本論文提出使用於 Coded OFDM/CDMA 系統接收端之渦輪等化技術。前級等 化器使用軟性資料重建多路徑干擾，並且以遞迴的方式在軟性等化器及軟性解碼 器之間傳遞軟性資訊，本節將分析其模擬結果。
5.1.1 模擬環境及系統參數
表5.1 Coded OFDM/CDMA 系統模擬環境設定
調變(modulation) QPSK 載波頻率(carrier frequency) 2GHz 頻寬(total bandwidth) 5MHz 次載波個數(number of subcarriers) 256 有效符元時間(useful symbol time) 51.2µs
護衛間隔(guard interval) 12.8µs 整個符元時間(overall symbol time) 64µs
展頻因數(spreading factor) 256
路徑個數(path number) 2 最大延遲擴散(max delay spread) 3.2µs
表5.2 Coded OFDM/CDMA 系統迴旋碼設定
碼率(code rate) 1/2 強制長度(Constraint length) 7 產生器多項式(Generator polynomial) {171, 133}oct
表5.3 Coded OFDM/CDMA 系統其他參數設定
符元交錯器(symbol interleaver) S-random interleaver 分別使用(20, 3)及(100, 7) 位元交錯器(bit interleaver) (512, 16) S-random interleaver 部分等化通道匹配(Partial Equalizer) Fix Channel: β=0.7
Fading Channel: β=0.5
Coded OFDM/CDMA 系統電腦模擬的通道模型及假設條件為：
1. 能量 1:1 的雙路徑固定通道。
2. 能量 1:1 的雙路徑衰減通道，由傑克衰減模型產生。
z 假設接收端已達到完美通道估計
z 假設接收端已知傳送端所使用的華氏碼
z 假設傳送端與接收端已達到載波同步與符元同步
5.1.2 模擬結果及討論
5.1 圖到 5.6 圖為渦輪等化架構搭配 BCJR 解碼器，比較不同段長（段長指 符元交錯器處理的資料長度與位元交錯器處理的資料長度之乘積）以及有無使用 位元交錯器的系統效能。我們將逐一進行討論。首先圖5.1 顯示在雙路徑固定通 道環境下，比較不同段長的系統效能。由圖中可以得知在固定通道的環境下，段 長位元數為20×256×2與段長為100×256×2位元均能達到極佳的系統效能，也 就是當一次處理段長為20×256×2位元的資料序列的渦輪等化架構，在Eb/No 大於3dB 的情況下，已經可以達到只有可加成性白色高斯雜訊分佈的通道環境 下的系統效能。此外還有另一個值得注意的地方，從圖中亦可以發現當渦輪等化 架構所執行的遞迴次數增加，系統效能也隨之被改善。這代表了在前級等化器及 後級解碼器之間傳遞資料的軟性資訊可靠度會隨著遞迴次數增加也愈佳。但由圖 中可知系統效能改善程度會隨著渦輪等化器遞迴次數增加而減緩，這代表遞迴次 數有上限。
5.2 圖顯示在雙路徑衰減通道環境下，比較不同段長的系統效能，由圖中可 以得知在衰減通道的環境下，將段長位元數為20×256×2增加至100×256×2位 元可以增加系統效能。顯示了一次處理的資料長度愈長，也就是交錯器能夠使相 鄰的位元打到更遠的位置而使得遭受到的通道環境愈不同，對於解碼器而言，每 個輸入位元的相關性也愈低，愈能接近BCJR 演算法的假設條件，因此提升了系 統的效能。在圖5.2 的模擬中，同時我們將載波頻率由 2GHz 提升至 4GHz，以 提高通道環境在時域上的衰變次數，亦即降低了鄰近的傳送訊號遭受通道衰減影 響所產生的相關性。由圖中可以發現，對於同樣一次處理資料段長為100×256×2 位元的系統而言，通道變化較快的系統模擬效能會較通道變化較慢的系統模擬效 能來的佳，也再次驗證前面所說明的，當每個資料位元的相關性愈低時，系統的 效能也愈佳。
由第三章 3.2.6 小節可以知道，資料序列的長度過長將會造成系統運算複雜 度過高。我們比較5.3 圖及 5.4 圖可以觀察出，一次處理的資料位元數長度為
2 256
20× × 的情況下，使用位元交錯技術的系統效能，與一次處理的資料位元數 長度為100×256×2的情況下，但未使用位元交錯技術的系統效能幾乎相同。這 表示的意義就是我們可以增加使用簡單的位元交錯技術來取代一次處理極長的 資料序列。然而，從5.4 圖至 5.6 圖發現使用位元交錯器並不會對系統有所改善，
這是由於當多路徑通道干擾嚴重時，展頻碼之間的正交性破壞嚴重，於是增加了 符元之間的干擾。
接下來從 5.7 圖到 5.12 圖為渦輪等化架構搭配 SOVA 解碼，比較不同段長以 及有無使用位元交錯器的系統效能，由於模擬結果顯示使用SOVA 解碼與使用 BCJR 解碼的系統效能均相同。實際上由 3.2.4 小節介紹 BCJR 演算法時就可以知 道兩者會達到相同系統效能的原因。對於只有一個解碼器的渦輪等化架構而言，
BCJR 演算法無法得到資訊的事前機率，這使得原本為 MAP 解碼的 BCJR 演算 法只能達到ML 解碼的效能。然而由 3.2.6 小節顯示 MAP 解碼器的運算複雜度 較SOVA 解碼器來的高，所以這也顯示了我們能將渦輪等化架構後級 BCJR 解 碼器以SOVA 解碼器取代，以降低系統的運算複雜度。
0 1 2 3 4 Eb/N0 (in dB)
2-Path Fix Channel CIR={0.7071, 0.7071}
10-05 10-04 10-03 10-02 10-01 1000
BER
20x256x2 (stage0) 20x256x2 (stage1) 20x256x2 (stage6) 100x256x2 (stage0) 100x256x2 (stage1) 100x256x2 (stage6) AWGN-SDVA
圖5.1 渦輪等化架構搭配 BCJR 解碼在雙路徑固定通道下，
比較不同段長的系統效能
0 2 4 6 8 10 Eb/N0 (in dB)
2-Path Fading Channel
fc=2G Hz / vc=120 us / Ts=64 us CIR={0.7071, 0.7071}
10-05 10-04 10-03 10-02 10-01 1000
BER
20x256x2 (stage0) 20x256x2 (stage1) 20x256x2 (stage6) 100x256x2 (stage0) 100x256x2 (stage1) 100x256x2 (stage6) 4G-100x256x2 (stage0) 4G-100x256x2 (stage1) 4G-100x256x2 (stage6) AWGN-SDVA
圖5.2 渦輪等化架構搭配 BCJR 解碼在雙路徑衰減通道下，
比較不同段長的系統效能
0 1 2 3 4 Eb/N0 (in dB)
2-Path Fix Channel CIR={0.7071, 0.7071}
10-05 10-04 10-03 10-02 10-01 1000
BER
Without Bit-Interleaving (stage0) Without Bit-Interleaving (stage1) Without Bit-Interleaving (stage6) Bit-Interleaving (stage0) Bit-Interleaving (stage1) Bit-Interleaving (stage6) AWGN-SDVA
圖5.3 渦輪等化架構搭配 BCJR 解碼在雙路徑固定通道下，
段長為20×256×2位元，比較有無使用位元交錯技術的系統效能
0 1 2 3 4
Eb/N0 (in dB) 10-05
10-04 10-03 10-02 10-01 1000
BER
Without Bit Interleaving (stage0) Without Bit Interleaving (stage1) Without Bit Interleaving (stage6) Bit Interleaving (stage0) Bit Interleaving (stage1) Bit Interleaving (stage6) AWGN-SDVA
0 2 4 6 8 10 Eb/N0 (in dB)
2-Path Fading Channel
fc=2G Hz / vc=120 us / Ts=64 us CIR={0.7071, 0.7071}
10-05 10-04 10-03 10-02 10-01 1000
BER
Without Bit-Interleaving (stage0) Without Bit-Interleaving (stage1) Without Bit-Interleaving (stage6) Bit-Interleaving (stage0) Bit-Interleaving (stage1) Bit-Interleaving (stage6) AWGN-SDVA
圖5.5 渦輪等化架構搭配 BCJR 解碼在雙路徑衰減通道下，
段長為20×256×2位元，比較有無使用位元交錯技術的系統效能
0 2 4 6 8 10
Eb/N0 (in dB) 2-Path Fading Channel
fc=2G Hz / vc=120 us / Ts=64 us CIR={0.7071, 0.7071}
10-05 10-04 10-03 10-02 10-01 1000
BER
Without Bit-Interleaving (stage0) Without Bit-Interleaving (stage1) Without Bit-Interleaving (stage6) Bit-Interleaving (stage0) Bit-Interleaving (stage1) Bit-Interleaving (stage6) AWGN-SDVA
圖5.6 渦輪等化架構搭配 BCJR 解碼在雙路徑衰減通道下，
段長為100×256×2位元，比較有無使用位元交錯技術的系統效能
0 1 2 3 4 Eb/N0 (in dB)
2-Path Fix Channel CIR={0.7071, 0.7071}
10-05 10-04 10-03 10-02 10-01 1000
BER
20x256x2 (stage0) 20x256x2 (stage1) 20x256x2 (stage6) 100x256x2 (stage0) 100x256x2 (stage1) 100x256x2 (stage6) AWGN-SDVA
圖5.7 渦輪等化架構搭配 SOVA 解碼在雙路徑固定通道下，
比較不同段長的系統效能
0 2 4 6 8 10 Eb/N0 (in dB)
2-Path Fading Channel
fc=2G Hz / vc=120 us / Ts=64 us CIR={0.7071, 0.7071}
10-05 10-04 10-03 10-02 10-01 1000
BER 20x256x2 (stage0) 20x256x2 (stage1) 20x256x2 (stage6) 100x256x2 (stage0) 100x256x2 (stage1) 100x256x2 (stage6) 4G-100x256x2 (stage0) 4G-100x256x2 (stage1) 4G-100x256x2 (stage6) AWGN-SDVA
圖5.8 渦輪等化架構搭配 SOVA 解碼在雙路徑衰減通道下，
比較不同段長的系統效能
0 1 2 3 4 Eb/N0 (in dB)
2-Path Fix Channel CIR={0.7071, 0.7071}
10-05 10-04 10-03 10-02 10-01 1000
BER
Without Bit-Interleaving (stage0) Without Bit-Interleaving (stage1) Without Bit-Interleaving (stage6) Bit-Interleaving (stage0) Bit-Interleaving (stage1) Bit-Interleaving (stage6) AWGN-SDVA
圖5.9 渦輪等化架構搭配 SOVA 解碼在雙路徑固定通道下，
段長為20×256×2位元，比較有無使用位元交錯技術的系統效能
0 1 2 3 4
Eb/N0 (in dB) 10-05
10-04 10-03 10-02 10-01 1000
BER
Without Bit-Interleaving (stage0) Without Bit-Interleaving (stage1) Without Bit-Interleaving (stage6) Bit-Interleaving (stage0) Bit-Interleaving (stage1) Bit-Interleaving (stage6) AWGN-SDVA
0 2 4 6 8 10 Eb/N0 (in dB)
2-Path Fading Channel
fc=2G Hz / vc=120 us / Ts=64 us CIR={0.7071, 0.7071}
10-05 10-04 10-03 10-02 10-01 1000
BER
Without Bit-Interleaving (stage0) Without Bit-Interleaving (stage1) Without Bit-Interleaving (stage6) Bit-Interleaving (stage0) Bit-Interleaving (stage1) Bit-Interleaving (stage6) AWGN-SDVA
圖5.11 渦輪等化架構搭配 SOVA 解碼在雙路徑衰減通道下，
段長為20×256×2位元，比較有無使用位元交錯技術的系統效能
0 2 4 6 8 10
Eb/N0 (in dB) 2-Path Fading Channel
fc=2G Hz / vc=120 us / Ts=64 us CIR={0.7071, 0.7071}
10-05 10-04 10-03 10-02 10-01 1000
BER
Without Bit-Interleaving (stage0) Without Bit-Interleaving (stage1) Without Bit-Interleaving (stage6) Bit-Interleaving (stage0) Bit-Interleaving (stage1) Bit-Interleaving (stage6) AWGN-SDVA
圖5.12 渦輪等化架構搭配 SOVA 解碼在雙路徑衰減通道下，
段長為100×256×2位元，比較有無使用位元交錯技術的系統效能
5.2 COFDM 系統模擬結果
本論文針對傳統 COFDM 系統接收端做改良式威特比演算法解碼，計算單軌 等化器輸出的軟性資訊以提供威特比演算法作更可靠的解碼判斷。由電腦模擬結 果驗證加入軟性資訊提供可靠度判斷能提升COFDM 系統效能。
5.2.1 模擬環境及系統參數
在本小節的模擬中，系統的通道模型與假設條件與前小節相同，此處再次列出系 統模擬環境及參數如下：
表5.4 COFDM 系統模擬環境設定
調變(modulation) QPSK 載波頻率(carrier frequency) 2GHz 頻寬(total bandwidth) 5MHz 次載波個數(number of subcarriers) 256 有效符元時間(useful symbol time) 51.2µs
護衛間隔(guard interval) 12.8µs 整個符元時間(overall symbol time) 64µs
車速(vehicle speed) 120 km/hr 都普勒頻率(Doppler frequency) 222.22 Hz
路徑個數(path number) 2
表5.5 COFDM 系統迴旋碼設定
碼率(code rate) 1/2 強制長度(Constraint length) 7 產生器多項式(Generator polynomial) {171, 133}oct
表5.6 COFDM 系統其他參數設定
符元交錯器(symbol interleaver) (100, 7) S-random interleaver 位元交錯器(bit interleaver) (512, 16) S-random interleaver
5.2.2 模擬結果及討論
5.13 圖顯示在可加成性白色高斯雜訊分佈的通道環境下，輸入為軟性資訊的 威特比演算法系統效能與軟性決策之威特比演算法系統效能相同。均比未能提供 可靠度分析的硬性決策好2dB。
5.14 圖及 5.15 圖分別模擬在雙路徑固定通道環境以及雙路徑衰減通道環境 下，比較分別以硬性決策後的碼位元和軟性資訊為輸入的威特比演算法之系統效 能。由兩張模擬結果圖中可以發現，輸入為軟性資訊的威特比演算法系統效能較 硬性決策之威特比演算法系統效能來的佳。甚至在圖5.14 雙路徑固定通道環境 下，Eb/No 在 6 至 7dB 時 BER 就能達到10−5，只差可加成性白色高斯雜訊分佈 的通道環境下的系統效能約2dB。此小節的模擬結果驗證了第四章所述，考慮了 通道狀態資訊後的接收訊號的軟性資訊，提供給系統解碼器更可靠的資訊做解 碼，因此提升了系統的效能。
此外在 5.14 圖及 5.15 圖的模擬中，我們還比較了利用軟性決策所得到的軟 性位元，來取代軟性資訊當作為威特比解碼器的輸入。由圖中可以發現，利用軟 性資訊解碼的系統效能仍較軟性位元佳，但兩者差異不大。甚至由圖5.14 的雙 路徑衰減通道環境下，兩者系統效能幾乎一樣，這是由於當遭遇的通道環境較糟
此外在 5.14 圖及 5.15 圖的模擬中，我們還比較了利用軟性決策所得到的軟 性位元，來取代軟性資訊當作為威特比解碼器的輸入。由圖中可以發現，利用軟 性資訊解碼的系統效能仍較軟性位元佳，但兩者差異不大。甚至由圖5.14 的雙 路徑衰減通道環境下，兩者系統效能幾乎一樣，這是由於當遭遇的通道環境較糟