數位式鎖相迴路 (Digital PLL) 是將類比式鎖相迴路中部分類比電路置換成數位電 路構成。最普遍的數位式鎖相迴路為充電幫浦鎖相迴路 (Charge pump PLL)，包含了相 位頻率偵測器 (Phase frequency detector)、充電幫浦 (Charge pump)、迴路濾波器 (Loop filter)、壓控振盪器 (Voltage control oscillator) 及除頻器 (Frequency divider)。其架構如 圖 2.5 所示
PFD Charge Pump
& Loop Filter VCO
Frequency Divider fref
fout
up
down fdiv
圖 2.5 充電幫浦式鎖相迴路方塊圖
充電幫浦式鎖相迴路不像類比式鎖相迴路輸出頻率fout與輸入參考頻率fref相等，加 入了除頻器以後的數位式鎖相迴路具有倍頻的效果。其主要工作原理為將輸入參考頻率 和輸出頻率除頻後的回授頻率f ，利用相位頻率偵測器分辨出頻率和相位的快慢進而產div 生一個上升 (up) 或下降 (down) 的訊號給充電幫浦，充電幫浦提供一順向或逆向電流 對迴路濾波器進行充放電改變其輸出電壓。迴路濾波器的輸出電壓控制壓控振盪器改變 輸出頻率，最後除頻器再將輸出頻率除頻跟輸入參考頻率比較。重複相同的動作以維持 輸入參考訊號和回授訊號的頻率及相位，維持輸入到輸出的倍頻關係。由於加入了數位 電路的部分，使操作時間變成一個離散時間系統 (Discrete time system)。在此時間系統 我們理論上應該要使用 Z 頻域 (Z-domain) 做系統分析，但往往我們會設計迴路頻寬小 於輸入參考訊號數十倍，因此可以近似為連續時間系統。接下來我們將一一描述充電幫 浦式鎖像迴路各個方塊的行為及其等效線性模型。
2.4.1 相位頻率偵測器
如圖 2.6 所示，為一個典型的相位頻率偵測器 (Phase frequency detector)。利用兩個 邊緣觸發式的 D 型正反器將其輸入接到高準位 (Tie high)，加上一個 AND 邏輯閘構成的
Output Pulse Width
Dead Zone
2.4.2 充電幫浦/迴路濾波器
up down
fref
fdiv
vctrl
圖 2.10 充電幫浦充放電示意圖
傳統的充電幫浦具有很多非理想效應，會使輸出電壓不穩定影響鎖相迴路效能。例 如輸入脈波訊號寬度不足以使開關導通、電流源不匹配 (Current source mismatch)、開關 電荷注入 (Charge injection) 及負載漏電等問題。需要透過設計不同的電路架構或加入彌 補電路 (Calibration circuit) 改善。
2.4.3 壓控振盪器
壓控振盪器為鎖相迴路中最關鍵的電路元件，就像是鎖相迴路的心臟一樣。有別於 2.3 節討論轉移函數，此處探討振盪器振盪原理及振盪器類型。
簡單的振盪器一般透過電壓形式輸出一週期性信號，不需要額外的輸入訊號也能夠 產生輸出。然而使用閉迴路電路製做振盪器是不可避免的，設計回授放大器使其達到振 盪條件是常見的方式。依據巴克豪森條件 (Barkhausen’s criteria)，一負回授之閉迴路系 統如圖 2.11 所示，若此系統滿足迴路增益大於等於 1 且迴路相移 180，並且滿足 (2.8) 式和 (2.9) 式，則此負回授系統即會產生振盪。
Vin H(s) Vout
圖 2.11 負回授系統
H( j 0) 1 (2.8) H( j 0) 180
(2.9)
如圖 2.12 (a) 為一負回授系統產生振盪之相移條件。如果我們詴著用正回授系統製