模擬結果

2660 kg/m³，圖4.18~圖 4.23 分別為 Lame mod、Extensional mode 和 Filter 模擬的結果，

其共震頻段分別在5.14M~6.39M、7.98M~9.51M 和 5.14M~6.39M 之間，表 4.4 和 4.5 為 模擬使用之參數及結果。

然MEMS 的等效電路亦是由 RLC 組成， Square-shaped Resonator 的等效電路可由 下式萃取[34]，如圖 4.24，k、m、ρ、h、L、Y2D、η、Ubias、C0、d0、Lel、ε0分別為 彈力係數、有效質量、密度、共振體厚度、共振體長度、楊氏係數、電子與機械的連結 係數、直流偏壓大小、電極上的電容值、電極與共振體的距離、電極的長度、介電係數，

其參數在表4.6 有更詳細的說明；而值得注意的是其萃取出的電容和電感值都屬於超大 值，其一般的模擬軟體無法支援，所以其在量測後再萃取等效電路會較便捷。

hL Lame mode, Extensional mode 和 Filter 的佈局圖和 DRC 驗證。

由於MEMS 製程與 CMOS 標準製程不同，Layout 上往往跑

CMOS 中不允許的錯誤，以下將說明本次 DRC 發生的可忽略和彈性錯誤，

(1)VERTEX_OFFGRID 錯誤為格點可忽略問題；(2)CB 錯誤為 PAD 定義錯誤，與 CMOS 標準製成不同，在於PAD 不指定義在於量測上下針或打線的地方還需要與 RLS 一起定 義開洞區域，所以其為可彈性忽略問題；(3)AMS.1.M1、AMS.1.M2、AMS.1.M3、

AMS.1.M4 為金屬寬度錯誤，在 CMOS 標準製程中金屬在大於 35μm 需要在其上打洞，

而此錯誤位置為共震器上的 Anchor，目的是為了避免其蝕刻懸空，所以將其做大，此 也為可彈性忽略問題，(4)PO.R.1 錯誤為整體 Poly 密度不夠導致(<14%)，將來後續承接 下線只需將Poly 捕齊即可避免。

圖4.1 平行板電容圖

圖4.2 共振系統示意圖

I

o

電極

m b

K

Vac

Vdc

振盪模式 結構 特性

c-f beam [24]

Q=116000

Beam Resonators

c-c beam [25]

Q=177000

Torsional-Transl ational Resonators [26]

Q=11500

Longitudinal Bulk Acoustic

Resonators [27] Q=10743

Disk-shaped

Resonators [28] Q=39300

Ring-shaped

Resonators [29] Q

Filter

=1061

Lame mode [30]

Q=759360

Square-shaped Resonators

Extensional mode [31]

Q=130000

表4.1 共振器列表

圖4.3 體微加工製程技術

Sacrificial layer Substrate

PR

Structural layer

沉積一層犧牲層。

(e) X-ray

Substrate Metal

Sacrificial layer

PR

製程技術 優點 缺點

(a)

CHF3(g)

M3 M4

M1 M2

SF6(g)

PAD Mask

RLS Mask Oxide PAD Metal Substrate

Poly

(b)

(c)

圖4.7 CIC CMOS MEMS 後製程處理

(a)

(b)

圖4.8 (a)One-port 和 (b)Two-port 表示圖

Vout Vout Vdc

Vac Vac

圖4.9 Lame mode 電極上電壓施加示意圖

Vout

Vac Vdc Vac

Vac Vac

圖4.10 Extensional mode 電極上電壓施加示意圖

Vout Vac

Vdc

Vac Vac

Vac Vout

Vout Vout

圖4.11 串聯式 Lame mode 濾波器電極上電壓施加示意圖

dBm

f2

f₁

f

圖4.12 串聯式 Lame mode 產生兩個共振點以達濾波效過

RLS Metal

M M

Gap 3μm

圖4.13 metal mask 的使用

4μm

圖4.14 共振器震盪模式，擴張收縮不斷來回

圖4.15 此次的 Anchor 設計，左圖為 T 字型設計，右圖為傳統 Anchor 設計 [8]

參考文獻進行MEMS 元件共振器之設計

利用 Ansys 軟體進行MEMS 元件分析模擬

利用Cadence Virtuoso 進行layout

圖4-3-3-1 設計流程圖 對已畫好的Layout，進行DRC驗證

圖4.16 設計流程圖

Metal

圖4.17 CMOS 標準製程，層級厚度資料 M4_0.925μm

M3_0.64μm M2_0.64μm

M1_0.665μm IMD1_1μm IMD2_1μm IMD3_1μm

IMD

圖4.18 Lame mode，AlCu 金屬模擬結果，共振頻率=5.14MHz

圖4.19 Lame mode，SiO2介電層模擬結果，共振頻率=6.39MHz

圖4.20 Extensional mode，AlCu 金屬模擬結果，共振頻率=7.98MHz

圖4.21 Extensional mode，SiO2介電層模擬結果，共振頻率=9.51MHz

圖4.22 Filter，Alcu 金屬模擬結果，共振頻率=5.14MHz

圖4.23 Filter，SiO2介電層模擬結果，共振頻率=6.39MHz

Layer Young’s Modulus(E) Poisson’s Density(ρ)

AlCu 130GPa 0.345 5810 Kg/m³

SiO2 67GPa 0.3 2660 Kg/m³

表4.4 模擬層級使用之參數

Structure Parameter Simulation Lame Length=350μm

Width=350μm Thickness=5.87μm

Gap=3μm

fAlCu=5.14MHz

fSiO2=6.39MHz

Extensional Length=350μm Width=350μm Thickness=5.87μm

Gap=3μm

fAlCu=7.98MHz

fSiO2=9.51MHz

Filter Length=350μm Width=350μm Thickness=5.87μm

Gap=3μm

fAlCu=5.14MHz

fSiO2=6.39MHz

表4.5 模擬參數及結果

圖4.24 MEMS 的等效電路 [34]

Parameter Symbol

k 彈力係數 (Spring constant) m 有效質量 (Effective mass)

ρ 密度 (Density)

h 共振體厚度 (Resonator hight) L 共振體長度 (Resonator side length) Y2D 楊氏係數 (Young’s modulus)

η 電子與機械的連結係數

(Electromechanical coupling coefficient) Ubias 直流偏壓大小 (Vdc)

C0 電極上的電容值(Capacitance) d0 電極與共振體的距離 (Transducer gap) Lel 電極的長度 (Electrode length) ε0 介電係數 (Dielectric constant)

圖4.25 Lame mode, Extensional mode Layout 佈局圖

圖4.26 Lame mode, Extensional mode DRC 驗證

圖4.27 Filter mode Layout 佈局圖

圖4.28 Filter mode DRC 驗證

第五章 結論與未來展望

5.1

結論

對於電晶體壓阻與MEMS 共振器的研究，電晶體壓阻研究可分為對不同通道元件 的影響、不同SOI 厚度元件的影響、使用環型振盪器測試元件效能、應用環形震盪器 (Ring Oscillator)對壓阻特性的影響；MEMS 共振器研究則可分為共振器與濾波器的探 討。

關於電晶體壓阻的研究，元件選用有絕緣層上矽(SOI)、金屬矽化物(FUSI GATE) 及 應變矽(Strain Si)的先進製程，我們利用與應變矽類似的技術，使元件放在特製夾具 上，改以在電晶體外部施加壓力，使得元件內部受到外在的壓縮應變應力改變元件內部 的效應；首先在基本電性量測方面：

(1) ID-VD的飽和電流量測，在元件和夾止點不同距離作以分析，可看出距離越遠，其元 件受到應力就越小變化也越小。

(2) 此外觀察元件受外部壓縮應變應力的變化，可知 NMOSFET 與 PMOSFET 元件在受 到平行通道(Longitudinal)和垂直通道(Transverse)壓縮應變應力越大時，驅動電流往 下降，除了PMOSFET 在平行通道下受壓縮應變應力越大時，驅動電流往上升，主 要原因為元件在受到外部壓縮應變應力時造成載子移動率(Mobility)的改變，此結果 可以與Gm 的量測結果相呼應，證明元件在受到外部的應力造成載子移動率的改變。

(3) 另外對不同通道元件的飽和電流變化比較上，可以發現通道越小的元件其變化小，

主要原因為短通道元件寄生電阻較大，所以抑制了電流的變化[21]，而要是排除了 寄生效應，電流的變化量應該相等，我們也藉由公式將此變化量推導成壓阻係數，

從壓阻系數也可看出此變化關係，並將此壓阻系數與文獻的結果做比較。

(4) 接著選用寄生量較少的長通道元件做 IG-VG與C-V 的量測分析，從結果來看，其對 閘極漏電流(Leakage Current)、臨界電壓(Threshold voltage)的偏移、氧化層厚度的改 變、以及閘極的空乏效應影響不大。

(5) 另在固定 CESL (Low Tensile) 下對不同 SOI 厚度(SOI=500A、700A、900A)作壓阻

效應研究，可發現SOI 厚度越薄其受到壓縮應變應力越大，所以造成驅動電流變化 越多。

環形振盪器為一般測試電路中最常見的測試電路結構，可由其產生的震盪頻率來分 析製程的能力，並可由量測的數據與模擬做比較，以觀察模型參數的準確性與實際性。

所以我們藉由環形振盪器當做測試電路來測試元件的性能：

(1) 在固定 CESL 下對不同 SOI 厚度的量測，可發現 SOI 厚度越厚的元件其振盪頻率越 高，原因可能為SOI 厚度越厚其元件受垂直電場和散射率影響越小，致使元件內部 通道的平行傳輸受垂直影響較小，所以其速度較快 [7,22]。

(2) 另在固定 SOI 厚度對不同 CESL 的量測，可發現元件在高應力上比在低應力的振盪 頻率高，但其效果不明顯，可能是高應力雖造成元件效能的提升但也退化另一元件 的效能，像高伸張應變應力對NMOSFET 有助於效能提升，但對 PMOSFET 卻使效 能下降，反之高壓縮應變應力對PMOSFET 有助於效能提升，但對 NMOSFET 卻使 效能下降，所以此一消一長關係造成此效果不明顯。

由於電晶體受壓阻效應的影響，所以使用以電晶體為主的環形振盪器來實現壓阻感 測的應用：

(1) 在量測環形振盪器的共振頻率下，可發現在平行通道下受壓縮應變應力，共振頻率 隨著應變力越大，頻率越大，而垂直通道下受壓縮應變應力，其共振頻率反之，原 因為電晶體的飽和電流在平行通道下受壓阻變化，PMOSFET 的上升變化大於 NMOSFET 的下降變化，而垂直通道下受壓阻變化的電晶體，其 NMOSFET 與 PMOSFET 的電流變化都是下降。

(2) 另外我們也藉由 CIC 下線，設計一個環形振盪器電路，電路共振頻率為 171.5MHz，

藉由壓阻效應下的量測，其頻率變化與晶圓上的環形振盪器相同。此外在壓阻效應 下頻率的模擬與量測的比較，可發現量測下的頻率變化小於模擬的變化，原因為在

MEMS 共振器方面，針對往後 RF 與無線通訊的發展，對共振器與濾波器進一步了 解與探討，在共振器上選用 Square-shaped 的 two-port 方式設計，此震盪模式為擴張式 振盪，其好處在對空氣的阻力、TED、溫度及寄生效應的影響較小，另外將共振器的 Anchor 改為 T 字型增加其 Q 值，並使用 Metal mask 方法來增加電極與共振體感值；濾 波器上則使用Square-shaped Lame mode 的串聯方式，以達成濾波效果，並應用 CIC .35 CMOS MEMS 下線資料設計模擬與佈局，其模擬結果，Lame mode 共振範圍為 5.14~6.39MHz，Extensional mode 共振範圍為 7.98~9.51MHz，Lame mode 串聯式濾波器 共振範圍為5.14~6.39MHz，以供往後使用者參考及利用。

5.2 未來展望

世上的感測元件很多，而在尺度微縮下，其晶片上的密度越來越高，也降低了製造 成本，未來要是能將電路簡化並能達到相同功能，其密度必能大幅提升；本研究使用電 晶體為壓阻感測器，代替傳統的 MEMS 製造的感測元件，不僅能將電路簡化，也能降 低製造成本，不失為一個好方法。另外拜半導體製程所賜，電晶體已從微米轉入奈米世 代，而MEMS 也已進展到 NMES，要是 CMOS MEMS 的技術夠純熟，在將 CMOS 與 NEMS 完整結合，一定能大幅的改造 RF 時代與感測元件。而本實驗在 MEMS 研究中 使用擴張型的共振器來提高Q 值減少不安因素，且利用 CIC 資源將 MEMS 製程與 CMOS 製程整合在一起，以提高RF-MEMS 效能，在未來也不失為一個好方法。

參考資料

[1] C.S. Smith, “Piezoresistance Effect in Germanium and Silicon,” physical review, Vol. 94, p42-49, 1954

[2] D. E. Fulkerson, "A silicon integrated circuit force sensor," Electron Devices, IEEE Transactions on, vol. 16, pp. 867-870, 1969.

[3] Samaun, K. D. Wise, and J. B. Angell, "An IC Piezoresistive Pressure Sensor for Biomedical Instrumentation," Biomedical Engineering, IEEE Transactions on, vol.

BME-20, pp. 101-109, 1973.

[4] A. Partridge, J. K. Reynolds, B. W. Chui, E. M. Chow, A. M. Fitzgerald, L. Zhang, N. I.

Maluf, and T. W. Kenny, "A high-performance planar piezoresistive accelerometer,"

Microelectromechanical Systems, Journal of, vol. 9, pp. 58-66, 2000.

[5] T. C. Duc, J. F. Creemer, and P. M. Sarro, "Piezoresistive Cantilever Beam for Force Sensing in Two Dimensions," Sensors Journal, IEEE, vol. 7, pp. 96-104, 2007.

[6] J. R. Hauser, "Overview of high K gate dielectric research," in Semiconductor Device Research Symposium, 2001 International, 2001, pp. 369-370.

[7] G. Tsutsui and T. Hiramoto, "Mobility and threshold-voltage comparison between [110]- and (100)-oriented ultrathin-body silicon MOSFETs," Electron Devices, IEEE Transactions on, vol. 53, pp. 2582-2588, 2006.

[8] A. Akturk, G. Pennington, and N. Goldsman, "Quantum modeling and proposed designs of CNT-embedded nanoscale MOSFETs," Electron Devices, IEEE Transactions on, vol.

52, pp. 577-584, 2005.

[9] E. Ungersboeck, V. Sverdlov, H. Kosina, and S. Selberherr, "Strain engineering for CMOS devices," in Solid-State and Integrated Circuit Technology, 2006. ICSICT '06.

[10] S. E. Thompson, S. Guangyu, C. Youn Sung, and T. Nishida, "Uniaxial-process-induced strained-Si: extending the CMOS roadmap," Electron Devices, IEEE Transactions on, vol. 53, pp. 1010-1020, 2006.

[11] 林宏年, 呂嘉裕, 林鴻志, 黃調元, “局部與全面應變矽通道(strain si channel)互補式

金氧半(CMOS)之材料、製程與元件特性分析(I) ,” 奈米通訊, 第十二卷第一期。

[12] 林宏年, 呂嘉裕, 林鴻志, 黃調元, “局部與全面應變矽通道(strain si channel)互補式

金氧半(CMOS)之材料、製程與元件特性分析(II) ,” 奈米通訊, 第十二卷第一期。

[13] C. T. C. Nguyen, "MEMS technology for timing and frequency control," Ultrasonics, Ferroelectrics and Frequency Control, IEEE Transactions on, vol. 54, pp. 251-270, 2007.

[14] H. Takao, Y. Matsumoto, and M. Ishida, "Stress-sensitive differential amplifiers using piezoresistive effects of MOSFETs and their application to three-axial accelerometers,"

Sensors and Actuators A: Physical, vol. 65, pp. 61-68, 1998.

[15] K. Oysted and D. T. Wisland, "Piezoresistive CMOS-MEMS pressure sensor with ring oscillator readout including &Delta;-&Sigma; analog-to-digital converter on-chip," in Custom Integrated Circuits Conference, 2005. Proceedings of the IEEE 2005, 2005, pp.

511-514.

[16] HONG XIAO, 半導體製程技術導論, 羅正忠^、張鼎張譯, 台灣培生教育出版股份有

限公司, 2002.01

[17] T. Morimoto, T. Ohguro, S. Momose, T. Iinuma, I. Kunishima, K. Suguro, I. Katakabe, H. Nakajima, M. Tsuchiaki, M. Ono, Y. Katsumata, and H. Iwai, "Self-aligned nickel-mono-silicide technology for high-speed deep submicrometer logic CMOS ULSI," Electron Devices, IEEE Transactions on, vol. 42, pp. 915-922, 1995.

[18] 王振安, “The Investigations of Character and Reliability for 90nm SOI CMOSFET with Strain Technology, “ 國立高雄大學 碩士論文, 96 學年.

[19] A. T. Bradley, R. C. Jaeger, J. C. Suhling, and K. J. O'Connor, "Piezoresistive characteristics of short-channel MOSFETs on (100) silicon," Electron Devices, IEEE

Transactions on, vol. 48, pp. 2009-2015, 2001.

[20] C. Gallon, G. Reimbold, G. Ghibaudo, R. A. Bianchi, R. Gwoziecki, S. Orain, E.

Robilliart, C. Raynaud, and H. Dansas, "Electrical analysis of mechanical stress induced by STI in short MOSFETs using externally applied stress," Electron Devices, IEEE

Robilliart, C. Raynaud, and H. Dansas, "Electrical analysis of mechanical stress induced by STI in short MOSFETs using externally applied stress," Electron Devices, IEEE

在文檔中 電晶體壓阻與整合式微系統感測器 (頁 73-0)