環型振盪器(Ring Oscillator)的壓阻特性研究

從式中可知影響環形振盪器的延遲速度包括有：VDD電壓的大小、元件內部的電容 及K 值、通道長度和寬度和外部走線的寄生電容值等。

3.2 環型振盪器電性量測

3.2.1 實驗量測方法及參數設定

本實驗利用晶圓上的環形振盪器來做壓阻的應變應力實驗，晶圓上的環形振盪器由 一個緩衝器(Buffer)再加上 53 個 CMOS 反向器組成，CMOS 內的 NMOS 元件通道長度 和寬度為0.09μm 和 0.45μm，PMOS 元件通道長度和寬度為 0.09μm 和 0.9μm。環形振 盪器電性量測上使用探針座(DC Probe Station)和電源供應器(Power Supply)來施加電 壓，在輸出接上8563EC 頻譜分析儀(Spectrum analyzer)及 DSO8104A 示波器(Scope)，

觀察其振盪頻率和輸出波行，分別施加1.3V、1.5V 及 1.7V 了解電壓對頻率的變化趨勢，

以及將電路放在特製夾具上，施以壓縮應變應力來觀察其頻率變化。圖3.2 說明所用儀 器量出的參數，表3.1 說明量測參數的設定。

3.2.2 應用環型振盪器測試元件效能

圖3.3 為環形振盪器在電壓施加 1V 時的示波器波形。圖 3.4 和圖 3.5 為在三個不同 電壓(1.3、1.5 和 1.7V)，並固定元件為 Low tensile 應力應變下，對不同 SOI 厚度 (SOI=700A、SOI=900A)的頻譜量測，從圖中可以明顯發現驅動電壓的大小影響振盪頻 率，隨電壓越高頻率也越高，再者可以發現SOI 厚度 900A 的每點電壓(1.3、1.5 和 1.7V) 頻率大於SOI 厚度 700A，其可能原因為 SOI 厚度越厚其受元件的垂直電場影響越小和 散射率也越小，致使元件內部的通道平行傳輸受其垂直影響較小，所以其速度較快 [7,22]。圖 3.5 到圖 3.7 為在三個不同電壓(1.3、1.5 和 1.7V)，並固定 SOI 厚度(900A)下，

對三種不同應變應力(Low tensile、high tensile and high compressive)下的頻譜量測，從圖

中可以發現元件在高伸張應變應力下與高壓縮應變應力下，頻率都比低伸張應變應力下 來的高，主要原因為應變矽的技術使載子的移動率增加，但其效果不明顯，可以歸因於 CMOS 為 NMOSFET 與 PMOSFET 組成的元件，而單軸應變矽的技術在高伸張應變應 力方面使NMOSFET 效能提升而退化 PMOSFET，反之高壓縮應變應力使 PMOSFET 效 能提升而退化NMOSFET，所以此一消一長使得頻率變化不明顯。

3.2.3 應用環型振盪器之壓阻感測

圖3.8 為環形振盪器驅動電壓 1.3V 在平行通道(Longitudinal)受壓縮應變應力的頻譜 變化，選擇SOI 厚度 900A 和 High Compressive 的元件來做此實驗，從圖中可以看出振 盪頻率隨壓縮應變應力越大其頻率也越大，其主要原因和上章節所訴的結果相呼應：當 元件受平行通道方向壓縮應變應力下，NMOSFET 元件電流效能下降，PMOSFET 元件 電 流 效 能 上 升 ， 而 從 壓 阻 係 數 的 推 導 可 知 PMOSFET 電流效能上升的影響大於 NMOSFET 電流效能下降的影響。圖 3.9 為環形振盪器驅動電壓 1.3V 在垂直通道受壓 縮應變應力的頻譜變化，一樣選擇SOI 厚度 900A 和 High Compressive 的元件來做此實 驗，從圖中可以看出振盪頻率隨壓縮應變應力越大其頻率下降，主要原因也和上章節所 述結果相呼應：當元件受垂直通道(Transverse)壓縮應變應力下，NMOSFET 與 PMOSFET 元件電流效率均下降。

圖3.10 為不同 SOI 厚度(700A 和 900A)與 SOI 厚度 900A 受壓縮應變應力下的延遲 時間(Delay time；τ)比較圖，圖中橫軸為環形振盪器操作電壓(1.3、1.5 和 1.7V)的倒數；

從圖中可以看出SOI=900A 的環形振盪器在受到壓縮應變應力下，使電路性能退化，但 其最終退化程度的結果還是高於SOI=700A 的效能，另外 SOI=900A 受平行通道受壓縮 應變應力，從上述實驗結果來看，其電路效能應有所提升，但其卻有往下降的趨勢，其 主要可能原因為環形振盪器內受製程變異變化所造成，可由下式(3.2)到(3.5)來說明，In、 Ln、Wn和Ip、Lp、Wp為NMOSFET 和 PMOSFET 元件的電流、通道長度和寬度，一般 NMOSFET 元件的載子漂移率大約大於 PMOSFET 元件的兩倍，所以為了平衡大多將

PMOSFET 元件通道寬度加寬兩倍，可由(3.3)式假設出 τ=1.5，另外在藉由上章實驗平 行通道方向受壓縮應變應力，其 NMOSFET 和 PMOSFET 元件在 6/8 圈(45.7MPa)受其 壓阻變化率約為-1%和 6%來算，如式(3.4)其 τ=1.48，接著假設今其元件受製程變異，

TSMC 0.35 μm Mixed-Signal 2P4M Poly

g Oscillator)與 LC 諧振振盪器(LC-tank-Oscillator)，前者優點為其所佔晶片面積較 小、輸出振幅較大、擁有較寬可調頻率範圍、有多相位之能力、且較易與鎖相迴路(Phase lock loop)做整合，但其在高頻時，由於主動元件本身的雜訊源較多，所以主動元件較多 的環形振盪器在相位雜訊表現上不及使用LC 諧振振盪器。後者 LC 諧振振盪器最大優 點為相位雜訊的表現較佳，缺點為可調頻率範圍較小、被動元件易受製程影響造成頻率

用感測器時，重要者為首先必須了解其基本原理與性質，所以本次實驗以壓阻

1.未考慮製程變異與layout寄生量下，正常的模擬結果 (Pre-Simulation) ： 藉由Hspice 模擬暫態(Transient)和頻譜(Spectrum)分析，其在操作電壓 頻率為440.88MHz 而功率消耗為 1.4937mW，如圖 3.13 到圖 3.15。

2.

： 在模擬製程變異中

和5V 的操作元件電壓規格( 3.3V Normal devices & NMOS with ESD implant with different geometric and corner models = .LIB TT， 5V normal devices & 5V NMOS with ESD implant with different geometric and corner models = .LIB TT_5V )，其中 TT、FF、

溫 25℃，所以分別以 -25℃、50℃及 100℃

3.考慮電路佈線後之效應模擬與結果 (Post-Simulation)：

用 Hspice做 PEX 的模擬。

如下

考慮電路佈線後之(Post-Sim)+製程變異(TT、FF、SS、SF、FS)效應+溫度變化下模擬 與結果 (Post-Simulatio

、FF、SS、SF、FS)之電路特性，如表 3.4 所示。考 慮 P

次學生知 道在

.3.3 整體電路佈局圖與量測考量

了三顆電容，來降低輸入直流電壓時的雜訊 元件操作在快速情況下(Fast NMOS Fast PMOS model)、元件操作在較慢情況下(Slow NMOS Slow PMOS model)、元件 NMOS 與 PMOS 分別操作在慢速與快速情況下(Slow NMOS Fast PMOS model)、及元件 NMOS 與 PMOS 分別操作在快速與慢速情況下(Fast NMOS Slow PMOS model)的製程變異。在表 3.2 為考慮製程變異時特性變化的模擬特性 表。而ㄧ般模擬以FF、SS、TT 為主但為求製作後 IC 之穩定性考慮周詳是必須的功夫，

表 3.6 為 Pre-Simulation 和 Post-Simulation 的比較圖與預計規格表。而本

設計環型振盪器方面還有許多方面沒有考慮到，像是 Phase noise、阻抗的匹配等 等，所以學生將頻段設計在低頻避開高頻會產生的許多效應。但本次設計的電路在應用 上是用在壓阻感測器方面，在文獻上沒有感測器的規格及頻段，而主要目標是經由壓縮 應變應力下的壓阻變化觀察其頻率的改變，藉而達到壓阻感測器上的應用。

3

Layout 上，在 VDD與 Ground 之間放

流入 (Longitudinal)的切割，圖 3.21 為垂直通道方向(Transverse)的切割，此外 Pad 的設計，尺 寸為110μm×110μm，pitch 為 150μm，方便使用 Pitch 為 100μm 和 150μm 的 GSG 探針

3.29 為平行通道下受壓縮應變應力影響的實際量測圖，從圖中可以發現其頻率也是隨著 應力上升而上升，圖 3.30 為垂直通道下受壓縮應變應力影響的實際量測圖，從圖中可 以發現其頻率也是隨著應力上升而下降，其兩圖結果與模擬結果趨勢吻合，而圖 3.31 為量測與模擬在受壓阻效應下頻率變化率的比較圖，從圖中可以看出量測的變化小於模 擬的變化，其主要原因可能為在設計電路時選用 NMOSFET 與 PMOSFET 元件的通道 長度為 0.35μm，而從上章節所述，小尺寸元件其內部寄生效應較嚴重，所以小尺寸元 件的變化較小，進而影響了壓阻效應對電路的變化，造成模擬與量測上的差距。

圖3.1 環形振盪器示意圖

頻譜分析儀 (Spectrum Analyzer 8563EC) 示波器 (DSO8104A Scope) T

Vo

電源供應器(Power Supply) 探針座(DC Probe Station)

f dBm

0.09nm Ring Oscillator (Parallel-Poly structure)

Device parameter Pad name and number Rd22 Wp/Wn Comment Enable VCC VCCB VSS O/P

Inverter-53 2*(0.9/0.45) L=90nm;F.O.=1 1 2 7 4 3

Pad Parameter Parameter Setup Ring Enable 0V→1.5V

VCC 1.3、1.5、1.7V VCCB 1.3、1.5、1.7V

VSS GND

表3.1 量測參數設定

圖3.3 環形振盪器施加 1V 時波形，Freq=175.22KHz

0.0 400.0k 800.0k 1.2M 1.6M -100

-80 -60 -40 -20 0

Amplitude ( dBm )

Freqency (Hz)

1.3V-382.5KHz 1.5V-532.5KHz 1.7V-642.5KHz FUSI+Low Tensile+SOI=700A

圖3.4 環形振盪器在 Low Tensile 與 SOI 厚度 700A 下的頻譜圖

0.0 400.0k 800.0k 1.2M 1.6M

-100 -80 -60 -40 -20

0

FUSI+Low Tensile+SOI=900A 1.3V-427.5KHz 1.5V-652.5KHz 1.7V-820KHz

Amplitude ( dBm )

Freqency (Hz)

0.0 400.0k 800.0k 1.2M 1.6M

0

FUSI+High Tensile SOI=900A

0.0 400.0k 800.0k 1.2M 1.6M

-100 -80 -60 -40 -20

0

FUSI+High Compressive SOI=900A

0.0 400.0k 800.0k 1.2M 1.6M

Ring Oscillator Longitudinal

1.3V

0-507.5KHz 1/8 turn-512.5KHz 2/8 turns-532.5KHz 3/8 turns-610KHz 4/8 turns-627.5KHz 5/8 turns-632.5KHz 6/8 turns-635KHz

Amplitude

(

dBm

)

Freqency (Hz)

FUSI+High compressive+SOI=900A

圖3.8 環形振盪器驅動電壓 1.3V 在平行通道(Longitudinal)受壓縮應變應力的頻譜變化

0.0 400.0k 800.0k 1.2M 1.6M -100

1/8 turn-617.5KHz 2/8 turns-610KHz 3/8 turns-605KHz 4/8 turns-595KHz 5/8 turns-587.5KHz 6/8 turns-445KHz

Ring Oscillator Transverse

FUSI+High Compressive+SOI=900A

3.9 環形振盪器驅動電壓 1.3V 在垂直通道(Transverse)受壓縮應變應力的頻譜變化

0.6 0.7 0.8 1.0

1.5 2.0 2.5 3.0

SOI=700A SOI=900A 6/8 turns=45.7MPa

Longitudinal+SOI=900A Transverse+SOI=900A

τ ( ms )

1/VDD (1/V)

FUSI+Low Tensile

圖3.10 不同 SOI 厚度(700A 和 900A)與 SOI=900A 在壓縮應變應力下的延遲時間(τ)比 較圖

(1)

(2)

圖3.11 環形振盪器電路架構圖

由 MOSFET 元件得證此結果

進行電路構思

圖3.12 環形振盪器設計流程圖

根據設計，利用電路模擬軟體(Hspice)設計達到要求 [微調電路]

利用Cadence Virtuoso 進行layout，並對已佈局的電路進行DRC、LVS

驗證無誤後，進行PEX，將產生的netlist檔代入HSPICE再進行模擬

進要求

進行Post- Simulation，檢驗是否符合設計規格

NO YES

報告之整理、撰寫與下線

圖3.13 頻譜分析模擬，Freq=440.88MHz

圖3.14 暫態分析模擬，Freq=440.88MHz

圖3.14 暫態分析模擬，Freq=440.88MHz

圖3.15 功率消耗模擬，POUT=1.4937 mW

Pre-Simulation Operation Voltage ： 3.3V

TT FF SS SF FS

Frequency (MHz) 440.88 655.31 304.61 450.9 430.86 P

_OUT

(mW) 1.4937 1.7607 1.2401 1.6179 1.3747

表3.2 製程變異的模擬結果(Pre-Simulation)

Pre-Simulation Operation Voltage ： 3.3V

-25 ℃ 50 ℃ 100 ℃

Frequency (MHz) 494.99 418.84 384.77 P

_OUT

(mW) 1.6305 1.446 1.3809

表3.3 溫度變異的模擬結果(Pre-Simulation)

圖3.16 頻譜分析 Post-Sim 模擬， Freq=230.46MHz

圖3.17 頻譜分析 Post-Sim 模擬， Freq=228.6MHz

Post-Simulation Operation Voltage ： 3.3V

TT FF SS SF FS

Frequency (MHz) 230.46 318.64 160.32 232.46 226.45

表3.4 製程變異的模擬結果(Post-Simulation)

Post-Simulation Operation Voltage ： 3.3V

-25 ℃ 50 ℃ 100 ℃

Frequency (MHz) 248.5 222.44 208.42

表3.5 溫度變異的模擬結果(Post-Simulation)

Operation Voltage ： 3.3V

Pre-Simulation Post-Simulation

Frequency (MHz) 440.88 230.46

P

OUT

(mW) 1.4937 -

表3.6 Pre-Simulation 和 Post-Simulation 的比較圖與預計規格表

VDD Ground

Ground

Vout

Ground

圖3.18 電路佈局圖

圖3.19 實際電路圖

圖3.20 平行通道方向(Longitudinal)的切割

圖3.21 垂直通道方向(Transverse)的切割

圖3.22 量測頻譜圖，震盪頻率為 171.5MHz

圖3.23 量測波形圖，振盪頻率為 193.6MHz

圖3.24 修改後的電路佈局圖

圖3.25 經過修改後的頻譜分析圖，Freq=222.4MHz

圖3.26 經過修改後的頻譜分析圖，Freq=226.55MHz

圖3.27 電路在平行通道下受壓縮應變應力的模擬圖

圖3.28 電路在垂直通道下受壓縮應變應力的模擬圖

Mobility Variation by Piezoresistive Coefficients

Longitudinal Transverse Screw tur

NMOS PMOS NMOS PMOS

-0.1 5% -0.089 7%

100M 200M 300M 400M 500M 600M -90

Ring Osc llator Longitudinal

Operation Voltage: 3.3V

i

0 -190.0KHz 1/4 turn -190.0KHz 2/4 turns-191.7KHz 3/4 turns-192.5KHz

Ampl it ude ( dBm )

Frequency (Hz)

圖3.29 平行通道下受壓縮應變應力影響的實際量測圖

100M 200M 300M 400M 500M 600M

-20 Ring Oscillator Transverse

Operation Voltage: 3.3V 0 -186.7KHz 1/4 turn -185.8KHz 2/4 turns-185.0KHz 3/4 turns-184.2KHz

Ampl itude ( dBm )

Solid line: simulation Dash line: experimental

Δ F/F %

Stress (MPa)

longitudinal

(

0^o

)

transverse

(

90o

)

圖3.31 量測與模擬受壓阻效應下頻率變化率的比較圖

第四章、 MEMS 共振器

MEMS 共振器 (MicroElectroMechanical Resonator) 為由一個機械共振體組成，其

主要藉由共振體形變 進而迫使電容值改變，可藉由

式(4.3)，但其實際情況計算吸附電壓結果會有一些誤差，像是寄生電容的考量。另外要

4.2 MEMS 製成簡介

半導體製程技術與微機械技術組成，使得原本平面的結構形 成立

應和降低訊號傳輸 損耗

(torsional-mode) 及擴張型(extensional-mode)的共振器。這些不同振動模式的振盪器，側 邊形變可能為最好選擇的振盪器，因其形變模式與彎曲模式不同，屬於擴張型形變，其 electroforming micro molding) 。體微加工技術主要是以矽基材加工的技術，藉由二氧化 矽或光阻為蝕刻罩幕，在經由濕式蝕刻，蝕刻矽基板得到懸浮的結構，而矽基板晶格方

(torsional-mode) 及擴張型(extensional-mode)的共振器。這些不同振動模式的振盪器，側 邊形變可能為最好選擇的振盪器，因其形變模式與彎曲模式不同，屬於擴張型形變，其 electroforming micro molding) 。體微加工技術主要是以矽基材加工的技術，藉由二氧化 矽或光阻為蝕刻罩幕，在經由濕式蝕刻，蝕刻矽基板得到懸浮的結構，而矽基板晶格方

在文檔中 電晶體壓阻與整合式微系統感測器 (頁 39-101)