第三章 低電壓操作之 SAR ADC 電路元件
3.3 比較器電路
比較器電路是用來比較輸入端點彼此之電壓大小。可正確判斷的電壓差距越 細微，代表在類比數位轉換器中解析度越高。通常，比較器精確度的要求會遠小 於0.5 個 LSB 的誤差範圍內；而判斷所需要的時間，即比較器的操作速度，其受 限於比較器的電流大小，以及後端元件的負載效應。為了得到較好的信號雜訊 比，比較器普遍使用的輸入信號會採用差動模式。在比較器的架構上，結合一個
圖3-13 比較器電路示意圖
前置放大器(pre-amplifier)，提供增益值以便放大信號之電壓差距，並為了能 快速地產生數位輸出信號，比較器後級通常還會加上栓鎖電路(SR-latch)，大致電 路架構如圖3-13 所繪。為因應提出的 SAR ADC 架構需求，我們將探討兩種不同 的比較器電路，依照信號可分為單端(single-ended)與差動(differential)架構，由於 處理的信號不同，比較器設計考量與精確度的測試也會有所差異，以下將會一一 闡述。
3.3.1 比較器的非理想效應
直流位準偏移(offset)與輸出入信號交互干擾(kickback noise)為兩種在比較器 身上最常發生的非理想效應。偏移現象來自於對稱元件製程上的不匹配，即電晶 體長寬比發生變化，使得元件在比較器準備狀態下所流經的電流有微量的差異，
也就是臨界電壓不等值。此非理想效應可藉由加大元件的長寬比來讓誤差相對減
小如(3-7)式，或是文獻上廣泛應用之偏移消除(offset cancellation)技術[34][35]。
2 AVTH
σ
=W L⋅ (3-7)
而干擾現象的發生，源自於輸入對電晶體閘極與汲極間的寄生電容效應，當 信號有個劇烈的變動時，即較高頻率的信號產生，閘極與汲極間等效為短路，使 得原先的輸出信號回饋給輸入端，信號將失去判斷的準確度，尤其對稱元件阻抗 不匹配更加顯著。信號交互干擾可藉由提高輸入對電晶體的轉導值來改善，較常 使用的方式為添加一組前置放大器。另外，比較器的前後相位之輸出交互影響現 象稱之為遲滯(hysteresis)，此現象發生會嚴重影響比較器的解析度，因此大多數 的比較器電路有重複歸零(regenerative reset)的機制，讓判斷的精確度不受影響。
3.3.2 軌對軌比較器
比較器之輸入級電路常以單一差動對組成，受限於單調之共模範圍，對於大 擺幅的輸入信號來說，有實現上的困難度。圖3-14 將 PMOS 與 NMOS 輸入對以 並聯的形式相接，比較器的判斷範圍將可涵蓋兩者達到最大幅度，稱之為軌對軌 (rail-to-rail)比較器[32]。其操作原理可依信號範圍分為三個部分，當輸入電壓靠
Second stage
in+
in-P
N
MP1 MP2
MN1 MN2
圖3-14 軌對軌比較器
圖3-15 軌對軌比較器電路實現
近接地位準時，由P 型電晶體來判斷；反之靠近供應電壓時，N 型電晶體來判斷。
而輸入電壓位於共模位準時，兩者將同時操作。
軌對軌比較器實際電路[17]如圖 3-15 所描繪，其工作原理是利用輸入信號的 電壓差異來決定電流源MP0及MN0的流向，並透過正回授MN3及MN4與再生電阻
V
in+ = 0.0017 VV
in- = 0 VV
in+ = 0.4517 VV
in- = 0.45 VV
in+ = 0.9017 VV
in- = 0.9 V comp = 4 MHzop on op on
op on
圖3-16 軌對軌比較器精確度模擬
MN5及MN6加大電壓增益，以便提升比較的精確度。其中，NMOS 輸入端使用電 流鏡MP3、MP4、MP5與MP6產生較大負載並匯流電流至正回授。另一方面，時脈 信號comp 為低電位時，電晶體 MP0及MN0將切斷電流的輸送來減少能量損耗，
比較器此時為重置的狀態，即電晶體MN5及MN6將輸出信號歸零，進而降低比較 器的遲滯現象。而添加最後一級反向器之目的，在於將輸出的位準確實提升至數 位電壓，以便栓鎖電路能迅速產生所需之數位碼。圖3-16 為軌對軌比較器於操作 電壓 0.9-V 之精確度模擬。以八位元來說，一個 LSB 的電壓量約為 3.515-mV，
我們將精確度設計在 0.5 個 LSB 內，並針對位在不同範圍之輸入信號給定約 0.0017-V 之電壓差距，以確保比較器在所有可能出現的位準皆能順利解析。
3.3.3 動態比較器
動態比較器電路如圖3-17 所描繪，架構採用較節省功率的時脈控制開關的運 作方式[33]。當時脈信號 clk 為高電位時，比較器執行差動信號大小的判斷，因栓 鎖電路同時具有P 型與 N 型電晶體，電壓位準一經判斷結束，即可迅速的拉升至 數位電壓；而時脈信號 clk 於低電位時，動態比較器做歸零重置的工作，同時輸 入對電流源MN0亦會同時關閉，電晶體MP1與MP2會將高電位傳遞至電晶體MP5
圖3-17 動態比較器電路實現
圖3-18 動態比較器精確度模擬
與MP6之閘極，使得栓鎖電路的電流路徑被切斷，達到有效減少功率的效用。另 外，十位元解析度的SAR ADC，供應電壓為 0.9-V 時，一個 LSB 的電壓量約為 0.879-mV，圖 3-18 為動態比較器暫態模擬，輸入差動信號後，由觀察可得知比 較器可達應有之精確度。