第三章 SAR ADC 之電路元件
3.4 比較器電路
比較器電路是 successive approximation ADC 中最重要的元件之一，用來比 較兩端點之電壓大小。比較器能判斷的電壓差距越精細，代表能使在越高解析度 的類比數位轉換器當中。在一般設計考量上，比較器精確度的要求會遠小於 0.5 個 LSB 的誤差範圍內；而比較器判斷所需要的時間，即決定了比較器的操作速 度，主因為受限於後端元件的負載效應，以及比較器的電流。比較器普遍使用的 輸入信號會採用差動模式，主要為了得到較好的信號雜訊比。
比較器的組成主要是由前置放大器(pre-amplifier)和後級的比 較電路所組 成，如圖 3-13 所繪。前置放大器(pre-amplifier)除了提高增益值來增加解析度之 外，還能降低信號干擾現象(Kickback noise)。干擾現象是只在電路輸入端的電荷 轉移所造成的非理想效應，比較器兩端之輸入對電晶體閘極與汲極間的寄生電容 影響，當信號變動時，即會產生較高頻率的信號，閘極與汲極間等效為短路，使 得原先的輸出信號回饋給輸入端，信號將失去判斷的準確度，尤其對稱元件阻抗
不匹配更加顯著。常使用的改善方是為在比較電路前，設計一組前置放大器。
V
in+Comparator V
in-Pre-amplifier
圖 3-13 比較器電路示意圖
直流位準偏移(offset)是另一種常見的非理想效應。此現象來發生於對稱元件 製程上的不匹配，使比較器的臨界電壓不等值。此非理想效應可藉由加大元件的 長寬比來讓誤差相對減小如(3-2)式，或是文獻上廣泛應用之偏移消除(offset cancellation)技術[27][28]。
2 AVTH
W L
(3-2)影響比較器解析度的另一個重要因素為遲滯(hysteresis)現象。比較器前後之 輸出結果互相影響，此現象稱之為遲滯(hysteresis)，改善的方法是在比較器電路 中加入重複歸零(regenerative reset)的機制，因此每次比較結果產生要輸出時，不 會受到上個週期的比較結果而影響，判斷的精確度而不受到影響。
3.4.1 動態比較器
動態比較器電路如圖 3-14 所示，此電路使用了時脈控制開關的運作方式[26]
來節省功率的消耗。當 clk 信號為高電位時，比較器開始執行比較的動作，在栓 鎖電路中同時具有 P 型與 N 型電晶體，所以在電壓位準判斷結束瞬間，即可快速 的拉升至數位電壓；當 clk 信號於低電位時，比較器重置且 MN0亦會同時關閉，
使得栓鎖電路的電流路徑被斷開，減少功率的消耗。另外，十位元解析度的 SAR ADC，供應電壓為 1.0-V 時，一個 LSB 的電壓量約為 0.976-mV，圖 3-15 為動態
比較器暫態模擬，輸入差動信號後，由觀察可得知比較器可達應有之精確度。針 對直流位準偏移(offset)，我們在設計模擬上，針對輸入對兩顆電晶體在製程上的 變異，去做 Monte Carlo method。如圖 3-16。
clk
clk clkb clkb
V in+ V in
-V out+ V
out-M N0
M N1 M N2
M N3 M N4
M N5 M N6
M P1 M P2 M P3 M P4
M P5 M P6
V DD
F N F P F N F P
圖 3-14 動態比較器電路實現
Vin
Clk
Vout
圖 3-15 動態比較器精確度模擬
圖 3-16 Monte Carlo method