第四章 時脈資料回復電路
4.2 相位偵測器
Fig 4.4 資料和取樣時脈關係圖
4.2 相位偵測器
當 CDR 操作在高速的時候，裡面的電路除了相位偵測器外，其餘的電路操 作速度大約是輸入資料頻率的1/4 倍，因此 CDR 要達到高速操作的目的，首先 需要一個可操作在高速的相位偵測器，而在本論文中的電路幾乎都是以數位的方 式來實現，目的是為了使SOC 容易整合，但是數位電路的缺點是操作速度沒有 類比電路來的快，因此在這邊我們把傳統的相位偵測器加以改進，使其能夠高速 操作。
4.2.1 傳統 Alexander 式的架構
傳統 Alexander 式的相位偵測器電路圖如 Fig 4.5 所示，主要是由三個正反器 和二個XOR 閘所組成的。正反器會利用相位內插器產生的合成相位對輸入的資 料作取樣的動作，取樣到的信號依照時間的順利把它們命名為S1、S2、S3。我 們先對照Fig 4.6 的取樣相位關係圖，假如我們要對編號 1 的資料取樣，如果 S1、
S2 做 XOR 後的值為”1 ”，且 S2、S3 做 XOR 的值為”0“，則定義為時脈落後，
此時產生的修正信號為Down=1，Up=0 ，找到最佳取樣信號的定義為當 S1 恰 好是資料1 的中點，S2 為資料 1 和 2 的邊界點，S3 為資料 2 的中心點。當 Down=1
時，會使得迴路濾波器的值變小，進而使得相位內插器合成的信號偏向
θ
n，逐步 接近最佳取樣相位。 假如我們仍要對編號 1 的資料取樣，如果 S1、S2 做 XOR 後的值為”0”，且 S2、S3 做 XOR 的值為”1“，則定義為時脈領先，此時產生的修 正信號為Down=0，Up=1，當 Up=1 時，會使得迴路濾波器的值變大，進而使 得相位內插器合成的信號偏向θ
n+2。
Fig 4.5 傳統 Alexander 式的相位偵測器
當資料沒有轉換的時候，即 0→0 或者是 1→1 時，我們不希望迴路濾波器 改變儲存的值，因此只要把Up 和 Down 做一個 OR 閘就可以得到一個驅動信號 (Enable)，
φ
i+3是原本迴路濾波器的時脈信號，把φ
i+3和驅動信號作一個AND 閘 當作是迴路濾波器真正的時脈信號，如果資料沒有轉換的話，那麼驅動信號就會 為0，則迴路濾波器的時脈信號為 0，所以迴路濾波器不會動作。以傳統架構來實現相位偵測器將會使得操作速度變慢，因為要等到 S3 的值 被決定後才能得到修正信號，且還要把此修正信號做OR 閘的動作，如此一來將 會使得操作速度變慢，除此之外，XOR 閘操作的速度也不是很快，如此更會使 得CDR 整體速度變慢。
Fig 4.6 取樣相位關係圖
4.2.2 改進後的 Alexander 式相位偵測器
為了相位偵測器的操作速度變快，在此提出了一些改善的方法。觀察 Fig 4.6 可以發現決定Up 或者是 Down 的修正信號其實只要判斷 S1、S2 的值是否相同，
如果其值相同，則為時脈領先;若是不同，則為時脈落後。電路的實現方法就是 把S1、S2 做 XOR 閘可以得到 Down，將 Down 反相可以得到 Up 信號。而判 斷資料有沒有轉換的方式其實只要觀測S1、S3 的值是否相同，如果其值相同代 表資料沒有轉換;
Fig 4.7 改進後的相位偵測器(Ι )
S1、S3 的值如果不相同，代表資料有轉換。電路實現方式就是把 S2、S3 做 XOR
Fig 4.9 TSPC 正反器電路架構